[发明专利]一种校正RC时间常数的电路及滤波器

说明书

技术领域

本发明涉及RC时间常数的校正，尤其涉及一种用共源共栅电流镜对RC时间常数校正的电路。

背景技术

在模拟集成电路中，RC滤波电路得到广泛的应用，构成滤波电路的电阻，电容，运放等器件已经可以完全实现片上集成。

然而，由于目前集成电路的制造工艺中，R与C分别会出现20％、10％以上的制造误差，而滤波器的带宽由R和C的乘积决定；因此，片上集成的RC滤波电路有一个局限性，即，RC滤波器的带宽随着工艺偏差出现变化，这对于大多应用RC滤波的系统是不允许的，所以要对RC电路的时间常数进行校正。

请参考图1，图1为现有技术中对RC时间常数进行校正的电路；在运算放大器的反馈作用下，电路中电阻非接地端的电压值会保持和参考电压值Vref相同，CMOS晶体管M01与M02构成电流镜，使得充电过程可调电容的电流与电阻支路电流相等；在充电结束后，比较器比较电阻以及电容两端的电压值，根据比较器的比较结果，调整可调电容C_tuning的值，使得电阻与电容两端电压值相等，完成校正过程。此种校正方法存在有些不足的地方，在校正的电路中需要一个额外的运算放大器，消耗一定的功率以及面积；同时，运算放大器容易对校正精度产生负面影响；而且，CMOS晶体管受到沟道长度调制效应的影响，CMOS晶体管M02支路的电流与CMOS晶体管M01支路的电流相差比较大，对校正的精度影响比较大。

发明内容

本发明要解决的主要技术问题是减少CMOS晶体管沟道长度调制效应对RC时间常数校正的影响，提高RC时间常数校正的精度。

为解决上述技术问题，本发明提供一种校正RC时间常数的电路，包括待校正的RC单元以及用于校准的校正单元，所述RC单元包括电阻、可调电容、比较器以及第一信号控制开关、第二信号控制开关，其中，所述电阻的一端接地，另一端与所述比较器的一路输入端连接并引出第一校正控制点；所述可调电容的一端接地，另一端与所述比较器的另一路输入端连接；所述第一信号控制开关与所述可调电容并联连接；所述第二信号控制开关一端连接所述可调电容的非接地端，另一端引出第二校正控制点；其特征在于，所述校正单元为共源共栅电流镜电路，其中，所述共源共栅电流镜电路的电流输入端连接所述第一校正控制点，所述共源共栅电路的电流输出端连接所述第二校正控制点。包括待校正的RC单元以及用于校准的校正单元，所述RC单元包括电阻、可调电容、比较器以及两个由信号控制的开关，其中，所述电阻的一端接地，另一端与所述比较器的一路输入端连接并引出第一校正控制点；所述可调电容的一端接地，另一端与所述比较器的另一路输入端连接；一个由信号控制的开关与所述可调电容并联连接；另一个由信号控制的开关一端连接所述可调电容的非接地端，另一端引出第二校正控制点；所述校准单元为共源共栅电流镜电路，其中，所述共源共栅电流镜电路的电流输入端连接所述第一校正控制点，电流输出端连接所述第二校正控制点。

进一步的，所述共源共栅电流镜电路包括四个CMOS晶体管，分别为第一CMOS晶体管、第二CMOS晶体管、第三CMOS晶体管以及第四CMOS晶体管；其中，所述第一CMOS晶体管的源极连接供电电压，漏极连接所述第二CMOS晶体管的源极，栅极连接所述第三CMOS晶体管的栅极；所述第二CMOS晶体管的漏极连接所述第一校正控制点，栅极连接所述第四CMOS晶体管的栅极；所述第三CMOS晶体管的源极连接供电电压，漏极连接所述第四CMOS晶体管的源极；所述第四CMOS晶体管的漏极连接所述第二校正控制点。

还可以在所述校正单元中设置偏置电路，所述偏置电路连接所述共源共栅电流镜，用于稳定所述共源共栅电流镜的静态工作点。所述偏置电路包括两个CMOS晶体管，分别为第五CMOS晶体管和第六CMOS晶体管，其中，第五CMOS晶体管的源极连接供电电压，漏极与所述第六CMOS晶体管的源极连接，栅极与所述第一CMOS晶体管的栅极相连；所述第六CMOS晶体管的漏极接地，栅极与所述第二CMOS晶体管的栅极相连。

更进一步的，所述RC单元还包括有寄存器；所述寄存器用于接收并暂存所述比较器的比较结果，并反馈输出到所述可调电容。

本发明还提供一种能够校正电阻电容时间常数的滤波器，所述滤波器包括由电阻、可调电容组成的网络电路以及运算放大器；其中，所述电阻、可调电容组成的网络电路包括上述的RC电路。