[发明专利]晶片封装体及其制作方法

说明书

技术领域

本发明有关于封装技术，且特别是有关于晶片封装体及其制作方法。

背景技术

晶片封装制程是形成电子产品过程中的一重要步骤。晶片封装体除了将晶片保护于其中，使免受外界环境污染外，还提供晶片内部电子元件与外界的电性连接通路。

使晶片封装体的效能提升且维持一定的结构强度已成为重要课题。

发明内容

本发明一实施例提供一种晶片封装体，包括一半导体基底，具有相反的一第一表面与一第二表面，且第一表面具有一凹槽；一漏极电极，配置于第一表面上并覆盖凹槽；一源极电极，配置于第二表面上，且与覆盖凹槽的漏极电极对应设置；以及一栅极电极，配置于第二表面上。

本发明所述的晶片封装体，还包括：一导电结构，电性连接该栅极电极，并延伸至该第一表面上。

本发明所述的晶片封装体，该半导体基底具有一对应于该栅极电极的通孔，该导电结构位于该通孔中并连接该栅极电极。

本发明所述的晶片封装体，该通孔的邻近该第二表面的部分具有一阶梯式侧壁。

本发明所述的晶片封装体，还包括：一绝缘层，位于该第二表面上，该绝缘层覆盖该栅极电极并具有一开口以暴露出该源极电极；以及一导电层，配置于该绝缘层上并经由该开口连接该源极电极。

本发明所述的晶片封装体，还包括：一阻挡层，配置于该第一表面上，并位于该漏极电极与该导电结构之间。

本发明所述的晶片封装体，该第一表面具有多个凹槽，且该漏极电极覆盖所述凹槽。

本发明所述的晶片封装体，还包括：一绝缘层，位于该导电结构与该半导体基底之间，以使该导电结构与该半导体基底电性绝缘。

本发明所述的晶片封装体，该漏极电极顺应性地覆盖该凹槽的底部与侧壁。

本发明所述的晶片封装体，该凹槽的底部与该第二表面的间距约为150微米至5微米。

本发明另一实施例提供一种晶片封装体，包括一半导体基底，具有相反的一第一表面与一第二表面，并具有至少一凹槽，凹槽自第一表面向第二表面延伸，且凹槽具有一底部；一漏极电极，配置于第一表面上并覆盖凹槽；一源极电极，配置于第二表面上，且与覆盖凹槽的漏极电极对应设置；一栅极电极，配置于第二表面上；一导电结构，电性连接栅极电极，并贯穿半导体基底以延伸至第一表面上；一绝缘层，位于第二表面上，绝缘层覆盖栅极电极并具有一开口以暴露出源极电极；以及一导电层，配置于绝缘层上并经由开口连接源极电极。

本发明又一实施例提供一种晶片封装体的制作方法，包括提供一半导体基底、一源极电极与一栅极电极，其中半导体基底具有相反的一第一表面与一第二表面，源极电极与栅极电极位于第二表面上；于第一表面上形成一第一凹槽，第一凹槽对应于源极电极；以及于第一表面上形成一覆盖第一凹槽的漏极电极。

本发明所述的晶片封装体的制作方法，还包括：于该半导体基底上形成一通孔，该通孔对应于该栅极电极；以及于该通孔中形成一导电结构，该导电结构连接该栅极电极并延伸至该第一表面上。

本发明所述的晶片封装体的制作方法，还包括：在形成该导电结构之前，于该第一表面与该通孔的内壁上形成一绝缘层，以使该导电结构与该半导体基底电性绝缘。

本发明所述的晶片封装体的制作方法，该漏极电极与该导电结构于同一步骤中形成。

本发明所述的晶片封装体的制作方法，该漏极电极与该导电结构的形成包括：在形成该第一凹槽与该通孔之后，于该第一表面上并于该第一凹槽与该通孔之间形成一电镀罩幕层；进行一电镀制程，以于该第一凹槽、该通孔以及该电镀罩幕层暴露出的该第一表面上形成该漏极电极与该导电结构；以及移除该电镀罩幕层。

本发明所述的晶片封装体的制作方法，还包括：在形成该导电结构之后，于该第一表面上并于该漏极电极与该导电结构之间形成一阻挡层。

本发明所述的晶片封装体的制作方法，该通孔的形成包括：于该第一表面上形成一第二凹槽，该第二凹槽位于该栅极电极上方；以及在形成该第一凹槽的同时，移除该半导体基底的位于该第二凹槽下方的部分。

本发明所述的晶片封装体的制作方法，该通孔的形成还包括：在该第一表面上形成一罩幕层，该罩幕层具有一第一开口以暴露部分该半导体基底；以该罩幕层为罩幕移除该第一开口所暴露出的该半导体基底，以形成该第二凹槽；图案化该罩幕层，以形成至少一第二开口并扩大该第一开口的宽度；以该罩幕层为罩幕移除该第二开口与该第一开口所暴露出的该半导体基底，以形成该第一凹槽与该通孔；以及移除该罩幕层。