[发明专利]形成较小高差的半导体组件导电接触及半导体组件的方法

说明书

技术领域

本发明涉及一种半导体制程，特别涉及一种解决自对准高差问题的方法。

背景技术

半导体产业致力于减少组件和集成电路的尺寸和能耗，以增加这些组件单位区域的积集度。随机储存内存致力于缩小组件尺寸是为了提供更大的记忆容量。在过去的数年间，已有许多方法被开发出来，以减少组件尺寸和改进容差值(tolerance)，例如自对准制程。

自对准制程是一种简单进行的制程方法，然而，自对准制程会在多晶硅闸极和多晶硅接触间产生高差。此高差会减少化学机械研磨制程窗裕度，且因此会产生桥接问题(bridge issue)。

发明内容

根据上述，本发明提供一种形成具有较小高差的半导体组件导电接触的方法，包括：形成多个闸极；在各闸极上形成缓冲层；形成绝缘层，填入各闸极间的空隙；形成与所述闸极交错的长条型光阻图案；以所述闸极和所述长条型光阻图案作为罩幕，使用自对准制程蚀刻绝缘层，形成多个第一开口；形成导电接触层，填入各第一开口；对导电接触层进行第一化学机械研磨制程；移除缓冲层；及对导电接触层进行第二化学机械研磨制程。

本发明提供一种形成半导体组件的方法，包括：形成多个闸极；在各闸极上形成缓冲层；形成绝缘层，填入各闸极间的空隙；形成与所述闸极交错的长条型光阻图案；以所述闸极和所述长条型光阻图案作为罩幕，使用自对准蚀刻制程对绝缘层进行蚀刻，形成多个第一开口，其中所述长条型光阻图案下的部分缓冲层在自对准蚀刻制程中未被蚀刻，而没有被所述长条型光阻图案覆盖的部分缓冲层被蚀刻，因此在以自对准蚀刻制程对绝缘层进行蚀刻后，被所述长条型光阻图案覆盖的部分缓冲层的厚度大于没有被所述长条型光阻图案覆盖的缓冲层的厚度；形成导电接触层，填入所述第一开口；对导电接触层进行第一化学机械研磨制程；移除缓冲层；对导电接触层进行第二化学机械研磨制程，其中在进行第二化学机械研磨制程之后，闸极与导电接触层大体上有相同的高度。

为让本发明的特征能更明显易懂，下文特举实施例，并配合所附图式作详细说明。

附图说明

图1～8B显示根据本发明一实施例的、解决使用自对准制程形成导电接触所产生的高差问题的各阶段的剖面图；

图9～18B图显示根据本发明另一实施例的、解决使用自对准制程形成导电接触所产生的高差问题的各阶段的剖面图。

主要组件符号说明

101～闸极；          102～基底；

104～闸极介电层；    106～闸电极层；

108～盖层；          110～缓冲层；

112～间隙壁；        114～绝缘层；

116～光阻图案；      118～第一开口；

120～导电接触层；    122～第二开口；

201～闸极；          202～基底；

203～长条状光阻图案；204～闸极介电层；

206～闸电极层；      208～盖层；

209～间隙壁；        210～绝缘层；

212～第一开口；      214～缓冲层；

216～第二开口；      218～导电接触层；

220～第三开口。

具体实施方式

以下详细讨论实施本发明的实施例。可以理解的是，实施例提供许多可应用的发明概念，其可以较广的变化实施。所讨论的特定实施例仅用来揭示使用实施例的特定方法，而不用来限定公开的范围。

以下文中的“一实施例”是指与本发明至少一实施例相关的特定图样、结构或特征。因此，以下“在一实施例中”的叙述并不是指同一实施例。另外，在一或多个实施例中的特定图样、结构或特征可以适当的方式结合。值得注意的是，本说明书的图式并未按照比例绘示，其仅用来描述本发明。