[发明专利]半导体器件的制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体的，本发明涉及一种半导体器件的制造方法。

背景技术

随着半导体技术的发展，集成电路向着高集成度的方向发展。高集成度的要求使半导体器件的线宽越来越小，线宽的减小对集成电路的形成工艺提出了更高的要求。

半导体器件通常由多层金属层、多层介质层形成，所述多层金属层由设置于介质层中的插塞实现金属层之间的电连接，随着线宽的减小，现在介质层多采用介电常数小于3的低介电常数(K)的介质材料。

现有技术在形成低K介质层之后，还会在低K介质层上形成硬掩模层，所述硬掩模层形成于所述低K介质层的顶部，防止低K介质层与化学溶液发生反应。

具体地，参考图1至图4示出了现有技术半导体器件制造方法形成的半导体器件一实施例的侧面示意图。

如图1所示，提供衬底(图未示)，在衬底上依次形成铜阻挡层11、低K介质层12。

如图2所示，通过氧等离子体对低K介质层12的表面进行轰击，去除低K介质层12表面的杂质，从而使低K介质层12表面较为整洁，提高了低K介质层12与后续形成的硬掩模层之间的粘附性。

如图3所示，在低K介质层12的表面上形成硬掩模层14，所述硬掩模层14的材质为以正硅酸乙酯(TEOS)为反应物形成的氧化硅。

如图4所示，通过稀释的氢氟酸对半导体结构进行清洗。

然而，在所述清洗步骤中，低K介质层12和硬掩模层14交界面的端部会形成一个缺口15，称为底切(undercut)现象。

所述底切的形成容易影响半导体器件的性能，降低半导体器件的良率。

更多的防止底切现象的半导体制造方法的技术可以参考公告号为CN100353530C的中国专利。

发明内容

本发明解决的技术问题是提供一种防止底切现象的半导体器件的制造方法。

为了解决上述问题，本发明提供一种半导体器件的制造方法，包括：提供衬底，在所述衬底上形成低K介质层；通过等离子增强化学气相沉积工艺在所述低K介质层上沉积粘附层；在所述粘附层上形成含有掩模图形的掩模层；以含有掩模图形的掩模层为掩模对所述粘附层和低K介质层进行刻蚀，形成沟槽；对所述沟槽进行清洗。

可选的，所述粘附层的厚度在20～的范围内。

可选的，所述粘附层为氧化硅。

可选的，沉积所述粘附层采用O₂、SiH₄及He，O₂的流量在50～1000sccm范围内，SiH₄的流量在50～1000sccm范围内，He的流量在50～1000sccm范围内，反应室温度在300～400℃范围内，反应室压强在1～7Torr范围内，射频源功率在450～550W范围内。

可选的，对所述沟槽进行清洗的步骤包括：通过氢氟酸溶液对沟槽进行清洗。

可选的，所述氢氟酸溶液中水和氢氟酸的体积比在300∶1～1000∶1范围内。

可选的，所述提供衬底，在所述衬底上形成低K介质层的步骤包括：在提供衬底之后，形成低K介质层之前，在衬底上形成阻挡层。

可选的，所述阻挡层为铜阻挡层或铝阻挡层。

可选的，所述阻挡层为铜阻挡层，所述铜阻挡层为氮化硅。

可选的，在所述粘附层上形成含有掩模图形的掩模层的步骤包括：在所述粘附层上形成掩模层；在所述掩模层上形成光刻胶层；图形化所述光刻胶，形成光刻胶图形；以所述光刻胶图形为掩模图形化所述掩模层，形成掩模图形。

与现有技术相比，本发明具有以下优点：本发明通过等离子增强化学气相沉积工艺在低K介质层上沉积的粘附层致密性良好，有效改善了低K介质层与后续形成的掩模层之间的粘附性，由于不必再通过对低K介质层表面进行氧等离子轰击来改善低K介质层与后续硬掩模层之间的粘附性，使得沟槽湿洗工艺中化学溶液对粘附层和低K介质层的腐蚀速率接近，防止底切现象，提高所制造半导体器件的良率。

附图说明

图1至图4是现有技术半导体器件制造方法形成的半导体器件一实施例的侧面示意图；

图5是本发明半导体器件制造方法一实施方式的流程示意图；

图6至图10是本发明半导体器件制造方法形成的半导体器件一实施例的侧面示意图。

具体实施方式