[发明专利]控制单元及控制方法

权利要求书

1.一种控制单元，其特征在于，包括：中央处理模块和用于建立所述中央处理模块和MVB总线之间的数据通信连接的MVB接口模块；其中，

所述中央处理模块，用于依据预设程序向所述MVB接口模块输出控制信息；以及接收所述MVB接口模块输出的数据信息，对接收的数据信息进行处理并将处理结果输出至所述MVB接口模块；

所述MVB接口模块，用于接收所述中央处理模块输出的控制信息和/或处理结果，对接收的控制信息和/或处理结果进行转换处理并将转换处理结果输出至所述MVB总线；以及接收所述MVB总线输出的数据信息，对接收的数据信息进行反转换处理并将反转换处理结果输出至所述中央处理模块。

2.根据权利要求1所述的控制单元，其特征在于，所述MVB接口模块包括：MVB协议控制器和MVB总线收发器；其中，

所述MVB协议控制器，与所述中央处理模块通信连接，用于将所述中央处理模块输出的信息打包成MVB协议规定的数据流并输出至所述MVB总线收发器；以及将所述MVB总线收发器输出的数据解析成所述中央处理模块识别的数据并输出至所述中央处理模块；

所述MVB总线收发器，连接在所述MVB总线和所述MVB协议控制器之间，用于将所述MVB协议控制器输出的数据流转换成曼彻斯特信号并输出至所述MVB总线；以及将所述MVB总线输出的曼彻斯特信号转换为数字信号并输出至所述MVB协议控制器。

3.根据权利要求2所述的控制单元，其特征在于，所述MVB接口模块还包括隔离变压器，该隔离变压器设置在所述MVB总线收发器和所述MVB总线之间。

4.根据权利要求3所述的控制单元，其特征在于，所述隔离变压器为光电耦合器。

5.根据权利要求1所述的控制单元，其特征在于，所述中央处理模块包括：中央处理器、存储器、内存、时钟芯片和电源管理电路；其中，

所述时钟芯片，与所述中央处理器的时钟端相连，用于为所述中央处理器提供实时时钟；

所述电源管理电路，用于为所述中央处理器提供电源管理；

所述存储器，用于存储经所述中央处理器处理后需存储的数据；

所述内存，用于为所述中央处理器调用操作系统或控制程序提供运行空间。

6.根据权利要求5所述的控制单元，其特征在于，所述中央处理模块还包括：以太网接口和/或RS232接口。

7.一种控制方法，其特征在于，包括：

逻辑控制步骤，实现步骤如下：

中央处理模块依据预设程序或接收自MVB总线经MVB接口模块反转换处理后的反馈数据信息，向MVB接口模块输出控制信息；

MVB接口模块接收所述中央处理模块输出的控制信息，对接收的控制信息进行转换处理并将转换处理结果输出至所述MVB总线；以及，

MVB总线数据处理步骤，实现步骤如下：

MVB总线输出数据信息；

MVB接口模块接收所述数据信息并对其进行反转换处理，将反转换处理后的数据信息输出至所述中央处理模块；

所述中央处理模块对接收到的数据信息进行处理，并将处理结果经所述MVB接口模块的转换处理输出至所述MVB总线。

8.根据权利要求7所述的控制方法，其特征在于，

所述MVB接口模块对接收的控制信息进行转换处理，包括：

所述MVB协议控制器将接收到的信息打包成MVB协议规定的数据流并输出至所述MVB总线收发器；

MVB总线收发器将接收到的数据流转换成曼彻斯特信号；

所述MVB接口模块对接收的数据信息进行反转换处理，包括：

所述MVB总线收发器将所接收到的曼彻斯特信号转换为数字信号并输出至所述MVB协议控制器；

所述MVB协议控制器将接收到的数字信号解析成所述中央处理模块识别的数据。