[发明专利]半导体器件及其制造方法

说明书

相关申请的交叉参考

本发明包含与2010年12月17日向日本专利局提交的日本在先专利申请JP 2010-282082的公开内容相关的主题，在此将该在先申请的全部内容以引用的方式并入本文。

技术领域

本发明涉及形成有用于连接倒装芯片的对准标记的半导体器件，以及该半导体器件的制造方法。

背景技术

在现有技术中，在通过焊料凸块来安装半导体芯片的方式进行的倒装芯片安装中，通过使用金属布线在半导体芯片上形成对准标记。而且，在倒装芯片安装中，安装半导体芯片，并在所安装的半导体芯片的下部填充用于提高可靠性的底部填充树脂(underfill resin)。此外，为了避免形成在安装板或者半导体器件上的电极(例如，布线结合焊盘)上出现由于底部填充树脂的流动引起的树脂污染，目前已研发出在填充有底部填充树脂的区域中形成坝的技术(例如，参考日本未审查专利申请公开公布No.2005-276879)。

对于倒装芯片安装，提出了如下一种方法：该方法在预先安装有半导体芯片的表面上形成覆盖焊料凸块的底部填充树脂。在该方法中，底部填充树脂还形成在半导体芯片的对准标记上。因此，在安装时，需要透过底部填充树脂检查对准标记。然而，由于填充有填充剂等的底部填充树脂的透光性较低，所以难以辨认出形成在底部填充树脂的下侧上的对准标记。

因此，在安装半导体芯片时，难以精确地对准它们的位置，并由此出现由连接错误的发生导致的问题(例如，凸块之间的短路)。

发明内容

本发明的目的在于提供能够容易地辨认出对准标记并使用这些对准标记来精确地对准位置的半导体器件及其制造方法。

本发明的一个实施例提供了一种半导体器件，所述半导体器件包括：半导体元件；焊盘电极，其形成在所述半导体元件上；对准标记，其形成在所述半导体元件上；连接电极，其形成在所述焊盘电极上；以及底部填充树脂，其形成为覆盖所述连接电极。此外，所述对准标记从所述半导体元件开始的高度大于所述连接电极的高度。

此外，本发明的另一实施例提供了一种半导体器件，所述半导体器件包括：第一电子部件，其具有上述实施例的半导体器件的结构；第二电子部件，在所述第二电子部件上安装所述第一电子部件。

此外，本发明的又一实施例提供了一种半导体器件的制造方法，所述制造方法包括以下步骤：设置晶片，所述晶片上形成有半导体元件；在所述晶片上形成阻挡层；在所述阻挡层上形成具有开口部的第一抗蚀剂图案；通过使用电镀法，在所述第一抗蚀剂图案的所述开口部中形成对准标记；在除去所述第一抗蚀剂图案之后，形成具有开口部的第二抗蚀剂图案，所述第二抗蚀剂图案覆盖所述阻挡层和所述对准标记；通过使用电镀法，在所述第二抗蚀剂图案的所述开口部中形成连接电极；并且在所述半导体元件上设置底部填充树脂，所述底部填充树脂覆盖所述连接电极。

此外，本发明的再一实施例提供了一种半导体器件的制造方法，所述制造方法包括以下步骤：形成具有第一对准标记和连接电极的第一电子部件；设置具有第二对准标记和焊盘电极的第二电子部件；并且通过使用所述第一对准标记和所述第二对准标记将所述第一电子元件的位置与所述第二电子元件的位置对准、将所述连接电极与所述焊盘电极互相电连接、以及将所述第一电子部件安装在所述第二电子部件上。

在本发明的实施例的半导体器件的制造方法中，对准标记的高度设置成大于连接电极的高度。从而，即使底部填充树脂形成为覆盖连接电极的情况下，也容易透过底部填充树脂辨认出对准标记。通过对具有对准标记的半导体器件进行倒装芯片连接，能够精确地对准安装位置，从而能够阻止连接错误。

而且，在本发明实施例的半导体器件的制造方法中，通过形成高度大于连接电极的对准标记，即使在形成覆盖连接电极的底部填充树脂之后，仍然容易辨认出对准标记。因而，可以制造能够阻止连接错误的半导体器件。

根据本发明的实施例，即使当底部填充树脂形成为覆盖连接电极时，也能够提供能够容易辨认出对准标记并能够容易精确地对准位置的半导体器件。

附图说明

图1表示本发明第一实施例的半导体器件的结构；

图2A至图2E表示本发明第一实施例的半导体器件的制造方法；

图3A至图3D表示本发明第一实施例的半导体器件的制造方法；

图4A至图4D表示本发明第一实施例的半导体器件的制造方法；

图5A和图5B表示本发明第二实施例的半导体器件的结构；

图6A至图6C表示本发明第二实施例的半导体器件的制造方法；