[发明专利]一种在CMOS源漏注入前进行多晶硅掺杂的方法

说明书

技术领域

本发明属于半导体集成电路制造工艺，具体涉及一种CMOS制造工艺，尤其是一种在CMOS源漏注入前进行多晶硅掺杂的方法。

背景技术

在某些特定的CMOS(互补金属氧化物半导体)制造工艺中，多晶硅上需要淀积氮化硅，而在SRAM(是英文Static RAM的缩写，它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据)工艺中，栅氧化层上面需要有金属连线，所以在此工艺流程中，与常规的CMOS制造工艺不同的是，在多晶硅淀积之后，需要先淀积一层硅化钨，再淀积一层氮化硅。所以在后续的源漏注入的时候，很难注入到多晶硅里面去，注入能量小的话不能穿通硅化钨和氮化硅，注入能量大的话，源漏的结深太深，源漏区域的横向扩散容易导致晶体管穿通。如果在多晶硅poly淀积完之后直接进行多晶硅掺杂注入的话，特别对于深亚微米器件来讲，栅氧化层很薄，由于后续有很多热过程，包括多晶硅再氧化，侧墙形成的热过程，轻掺杂漏氧化，源漏热氧化等，容易使多晶硅中的硼穿过栅氧化层扩散到晶体管沟道里面去，引起晶体管性能的不稳定。

发明内容

本发明要解决的技术问题是提供一种在CMOS源漏注入前进行多晶硅掺杂的方法，该方法可以使源漏杂质离子注入到多晶硅里面去，又避免源漏注入结深太深，从而防止晶体管源漏穿通。

为解决上述技术问题，本发明提供一种在CMOS源漏注入前进行多晶硅掺杂的方法，包括如下步骤：

步骤1，在晶体管的侧墙形成后，在硅片上整体淀积一层抗反射层；该晶体管的多晶硅栅上依次有硅化钨与氮化硅层；

步骤2，用化学机械研磨的方法把抗反射层磨平，使得多晶硅上面的氮化硅层暴露出来；

步骤3，回刻抗反射层到所需要的厚度，使得源漏注入注入到多晶硅里面的同时，又能达到合适的源漏结深；

步骤4，选择性地进行多晶硅杂质注入，保证杂质离子注入到多晶硅里面，并且尽量少的注入到源漏区域；

步骤5，去除抗反射层；

步骤6，选择性的进行源漏离子注入。

步骤1中，所述抗反射层的材料为氮氧化硅，所述抗反射层的厚度为5000埃-2微米。所述晶体管的侧墙形成包括如下步骤：先制作具有P型硅衬底、N型阱和浅沟槽隔离的硅基片，再依次淀积栅氧化层、多晶硅层、硅化钨，氮化硅层，然后刻蚀形成多晶硅栅极，再淀积一层氧化硅层并刻蚀形成侧墙，再淀积一层氮化硅层并刻蚀形成侧墙，即形成晶体管的氧化物及氮化物侧墙。

步骤3中，所述回刻抗反射层采用HF湿法刻蚀工艺。所述回刻抗反射层到所需要的厚度，该厚度为500-3000埃。

步骤4中，所述选择性地进行多晶硅杂质注入具体为：对NMOS的多晶硅进行磷或砷注入，注入能量范围为3-30Kev，注入剂量范围为1e¹⁴-1e¹⁶/cm²；或者，对PMOS的多晶硅进行硼或氟化硼注入，注入能量为3-20Kev，注入剂量范围为1e¹⁴-1e¹⁶/cm²。

步骤5中，所述去除抗反射层采用湿法刻蚀工艺。

步骤6中，所述选择性的进行源漏离子注入具体为：对NMOS的源漏进行磷或砷注入，注入能量范围为3-50Kev，注入剂量范围为1e¹⁴-1e¹⁶/cm²；或者，对PMOS的源漏进行硼或氟化硼注入，注入能量为3-30Kev，注入剂量范围为1e¹⁴-1e¹⁶/cm²。

和现有技术相比，本发明具有以下有益效果：本发明针对一种特殊的工艺，该流程中晶体管的多晶硅栅上有硅化钨与氮化硅。本发明提供的一种在源漏注入前进行多晶硅掺杂的方法，可以使源漏杂质离子注入到多晶硅里面去，又避免源漏注入结深太深而导致的源漏穿通。

附图说明

图1是本发明方法的工艺流程剖面示意图；其中，图1(a)是本发明方法步骤一完成后的剖面示意图；图1(b)是本发明方法步骤二完成后的剖面示意图；图1(c)是本发明方法步骤三完成后的剖面示意图；图1(d)是本发明方法步骤四完成后的剖面示意图；图1(e)是本发明方法步骤五完成后的剖面示意图；图1(f)是本发明方法步骤六完成后的剖面示意图；

具体实施方式

下面结合附图和实施例对本发明作进一步详细的说明。