[发明专利]抬高源漏结构CMOS和Bipolar器件的集成方法

说明书

技术领域

本发明属于半导体集成电路制造领域，具体涉及一种抬高源漏结构CMOS(互补型金属氧化物半导体场效应晶体管)和Bipolar(双极型晶体管)器件的集成方法。

背景技术

缩小有源区(AA)和栅极(gate)的设计尺寸可以有效减小源漏寄生电容，提高器件速度，同时可以减小器件面积，使单位面积有更多的器件数量。但是这个设计尺寸受限于接触孔的设计尺寸和接触孔套准的工艺能力，工艺窗口和器件尺寸成为互相制约的两个因素。

另外一个问题是随着器件尺寸的不断缩小，有效沟道长度减小，如大家所公知的造成器件的短沟道效应。有很多研究提出了一些解决方案，包括LDD(Lightly Doped Drain，轻掺杂漏极)技术和抬高的源漏结构。抬高的源漏一般采用选择性外延工艺生长硅单晶，然后通过离子注入的方式形成源漏结，这样形成的源漏结深度也会相应变浅，从而改善短沟道效应，这种结构因为高剂量注入一般比较浅，同时硅单晶中杂质的扩散较慢，外延单晶的高度受到限制。

发明内容

本发明要解决的技术问题是提供一种抬高源漏结构CMOS和Bipolar器件的集成方法，该方法可以减小有源区到栅极的设计尺寸，增加单位面积晶体管数量；扩大工艺窗口；减小源漏寄生电容，改善短沟道效应。

为解决上述技术问题，本发明提供一种抬高源漏结构CMOS和Bipolar器件的集成方法，这种方法包含以下步骤：

步骤1，采用传统工艺形成具有浅沟槽隔离结构的栅极图形，然后形成栅极侧墙，栅极侧墙刻蚀造成部分硅基板损失；

步骤2，在源漏区选择性外延生长多晶硅，形成抬高源漏区；

步骤3，依次沉积介质膜及第一层多晶硅膜；

步骤4，回刻第一层多晶硅膜，刻蚀停止在介质膜上，形成第一多晶硅膜侧墙；

步骤5，去除部分介质膜，保留第一多晶硅侧墙下方的介质膜；

步骤6，沉积第二层多晶硅膜，与第一多晶硅侧墙连接，和步骤2形成的抬高源漏区在浅沟槽隔离区和有源区交界处连接，在抬高源漏区正上方和第二层多晶硅膜侧壁下方由介质膜隔离；

步骤7，使用光刻刻蚀工艺形成源漏扩展区域和局部连线图形，刻蚀停止在浅沟槽隔离区上面；

步骤8，涂布填充材料(可以是光刻胶或者有机抗反射层)，使栅极图形上方的填充材料厚度较薄，栅极图形旁边的填充材料厚度较厚；

步骤9，回刻填充材料和第一多晶硅侧墙和第二多晶硅侧墙，填充材料较薄的区域全部打开，填充材料较厚的区域部分保留，刻蚀多晶硅侧墙停止在介质膜上；

步骤10，去除填充材料和介质膜，进行源漏注入，并使用高温扩散工艺，使杂质扩散到硅基板中，形成浅的源漏结；

步骤11，采用传统的金属硅化物形成工艺和接触孔工艺形成最终器件结构。

优选地，步骤11完成后，所述最终器件结构的抬高源漏区部分扩展到浅沟槽隔离区的，扩展距离大于0.1微米，所述抬高源漏区域和源漏扩展区域的材料为多晶硅，抬高源漏区多晶硅的厚度为1000埃，抬高源漏扩展区多晶硅的厚度为1000埃。

优选地，在步骤1中，所述栅极侧墙刻蚀使用各向异性干法刻蚀工艺完成，刻蚀后造成20-100埃的硅基板损失。

优选地，在步骤2中，所述选择性外延生长多晶硅的厚度在500-1000埃。

优选地，在步骤3中，所述介质膜是氧化膜，或者氮化膜，或者是氧化膜和氮化膜组合的复合膜，该介质膜的厚度在200-800埃；所述第一层多晶硅膜的厚度在500-1500埃；所述介质膜和Bipolar基区开口介质膜是同一层膜，所述第一层多晶硅膜和基区开口多晶硅膜是同一层膜。第一层多晶硅膜采用如下步骤形成：首先，在介质膜上沉积一层500埃的多晶硅；然后使用光刻和刻蚀工艺定义Bipolar三极管基区开口图形，使用外延工艺，在基区区域生长SiGe单晶或者硅单晶，在非基区区域生长SiGe多晶或者硅多晶，这层SiGe多晶或者硅多晶和前面500埃的多晶硅共同组成CMOS区域的第一层多晶硅膜。

优选地，在步骤4中，所述回刻第一层多晶硅膜工艺和Bipolar基区刻蚀可以是同一步刻蚀工艺，该步骤具体为：使用光刻工艺，Bipolar区域定义基区图形，在CMOS区域全部打开，使用各向异性干法刻蚀回刻第一层多晶硅膜，回刻形成的多晶硅侧墙高度在300-1000埃。