[发明专利]抬高源漏结构CMOS和Bipolar器件的集成方法

权利要求书

1.一种抬高源漏结构CMOS和Bipolar器件的集成方法，其特征在于，这种方法包含以下步骤：

步骤1，采用传统工艺形成具有浅沟槽隔离结构的栅极图形，然后形成栅极侧墙，栅极侧墙刻蚀造成部分硅基板损失；

步骤2，在源漏区选择性外延生长多晶硅，形成抬高源漏区；

步骤3，依次沉积介质膜及第一层多晶硅膜；

步骤4，回刻第一层多晶硅膜，刻蚀停止在介质膜上，形成第一多晶硅膜侧墙；

步骤5，去除部分介质膜，保留第一多晶硅侧墙下方的介质膜；

步骤6，沉积第二层多晶硅膜，与第一多晶硅侧墙连接，和步骤2形成的抬高源漏区在浅沟槽隔离区和有源区交界处连接，在抬高源漏区正上方和第二层多晶硅膜侧壁下方由介质膜隔离；

步骤7，使用光刻刻蚀工艺形成源漏扩展区域和局部连线图形，刻蚀停止在浅沟槽隔离区上面；

步骤8，涂布填充材料，使栅极图形上方的填充材料厚度较薄，栅极图形旁边的填充材料厚度较厚；

步骤9，回刻填充材料和第一多晶硅侧墙和第二多晶硅侧墙，填充材料较薄的区域全部打开，填充材料较厚的区域部分保留，刻蚀多晶硅侧墙停止在介质膜上；

步骤10，去除填充材料和介质膜，进行源漏注入，并使用高温扩散工艺，使杂质扩散到硅基板中，形成浅的源漏结；

步骤11，采用传统的金属硅化物形成工艺和接触孔工艺形成最终器件结构。

2.如权利要求1所述的方法，其特征在于，步骤11完成后，所述最终器件结构的抬高源漏区部分扩展到浅沟槽隔离区的，扩展距离大于0.1微米，所述抬高源漏区域和源漏扩展区域的材料为多晶硅，抬高源漏区多晶硅的厚度为1000埃，抬高源漏扩展区多晶硅的厚度为1000埃。

3.如权利要求1所述的方法，其特征在于，在步骤1中，所述栅极侧墙刻蚀使用各向异性干法刻蚀工艺完成，刻蚀后造成20-100埃的硅基板损失。

4.如权利要求1所述的方法，其特征在于，在步骤2中，所述选择性外延生长多晶硅的厚度在500-1000埃。

5.如权利要求1所述的方法，其特征在于，在步骤3中，所述介质膜是氧化膜，或者氮化膜，或者是氧化膜和氮化膜组合的复合膜，该介质膜的厚度在200-800埃；所述第一层多晶硅膜的厚度在500-1500埃；所述介质膜和Bipolar基区开口介质膜是同一层膜，所述第一层多晶硅膜和基区开口多晶硅膜是同一层膜。

6.如权利要求1或5所述的方法，其特征在于，在步骤3中，第一层多晶硅膜采用如下步骤形成：首先，在介质膜上沉积一层500埃的多晶硅；然后使用光刻和刻蚀工艺定义Bipolar三极管基区开口图形，使用外延工艺，在基区区域生长SiGe单晶或者硅单晶，在非基区区域生长SiGe多晶或者硅多晶，这层SiGe多晶或者硅多晶和前面500埃的多晶硅共同组成CMOS区域的第一层多晶硅膜。

7.如权利要求1所述的方法，其特征在于，在步骤4中，所述回刻第一层多晶硅膜工艺和Bipolar基区刻蚀可以是同一步刻蚀工艺，该步骤具体为：使用光刻工艺，Bipolar区域定义基区图形，在CMOS区域全部打开，使用各向异性干法刻蚀回刻第一层多晶硅膜，回刻形成的多晶硅侧墙高度在300-1000埃。

8.如权利要求1所述的方法，其特征在于，在步骤5中，所述介质膜去除使用湿法刻蚀工艺，或者干法刻蚀工艺，或者干法刻蚀和湿法刻蚀工艺的组合。

9.如权利要求1或8所述的方法，其特征在于，在步骤5中，所述去除部分介质膜，利用第一多晶硅侧墙的自对准特性，把CMOS区域的介质膜去掉，保留第一多晶硅侧墙下方的介质膜，这层介质膜在后续步骤中作为多晶硅回刻的刻蚀阻挡层。

10.如权利要求1所述的方法，其特征在于，在步骤6中，所述第二层多晶硅膜和Bipolar区发射极多晶硅是同一层膜，所述第二层多晶硅膜的厚度为1000-2000埃，在第二层多晶硅膜沉积以后，第二层多晶硅膜覆盖整个CMOS区域。

11.如权利要求1所述的方法，其特征在于，在步骤7中，所述源漏扩展区域、局部连线图形和Bipolar区域发射极图形在同一步完成。