[发明专利]具有所限定栅极间隔的集成电路器件以及设计和制造其的方法

说明书

技术领域

以下披露总体涉及集成电路(IC)器件，并且涉及用于设计和制造IC器件的方法和装置。

背景技术

随着技术进步，IC器件包括更小的尺寸和增加的部件密度。当技术节点缩小时，挑战增加，例如，器件性能的失配变得更加严重。然而，对于芯片上系统(SOC，或系统芯片)、模拟、数字信号处理(DSP)和射频(RF)应用中通常要求的相对较大器件来说，可能很难在IC中提供大器件的适当匹配。这些器件失配问题可能由被用于提供金属栅极技术的替换或后栅极方法产生。后栅极方法通常需要附加化学机械处理(CMP)步骤。这些CMP处理可以创建由于负载效应导致的栅极高度的差异。这些负载效应通常通过大器件的使用(例如，与较小部件一致)加剧。例如，CMP凹陷可能导致金属功函数转移和IC的失配恶化。

从而，需要一种用于包括不同尺寸器件的IC的后栅极处理的电路设计、制造和实现的改进方式。

发明内容

根据本发明的一个方面，提供一种制造集成电路的方法，包括：形成具有宽度(W)和长度(L)的第一栅极结构；形成与所述第一栅极结构的第一侧分离一距离的第二栅极结构，其中，分离的距离大于：

W*W+L*L10]]>

并且其中，所述第二栅极结构是所述第一栅极结构的所述第一侧的下一个邻近栅极结构。

优选地，所述分离的距离小于约500nm。

优选地，所述分离的距离通过与所述IC制造相关的设计规则确定。

优选地，所述第一栅极结构具有大于约3μm²的面积。

优选地，该方法进一步包括：形成第三栅极结构，其中，所述第三栅极结构具有小于约3μm²的面积，并且其中，所述第一栅极结构和所述第二栅极结构具有大于约3μm²的面积。

优选地，所述第一栅极结构和所述第二栅极结构包括多晶硅。

优选地，所述第一栅极结构和所述第二栅极结构是牺牲栅极结构。

优选地，该方法进一步包括：在所述第一栅极结构和所述第二栅极结构之间形成电介质层；去除所述第一栅极结构和所述第二栅极结构，以在所述电介质层中形成第一开口和第二开口；以及在所述第一开口和所述第二开口的每个中形成金属栅极结构。

优选地，形成所述金属栅极包括：在所述第一开口和所述第二开口中形成高-k电介质层；在所述第一开口和所述第二开口中形成金属层；以及执行所述金属层的化学机械抛光(CMP)处理。

根据本发明的另一方面，提供一种包括通过计算机程序编码的计算可读介质的装置，当执行时：接收包括具有宽度(W)和长度(L)的第一栅极结构和第二栅极结构的第一图案；在所述第一图案上执行设计规则检验，其中，所述设计规则检验使用用于所述第一栅极结构和所述第二栅极结构的间隔需求，其中，所述间隔需求要求大于的分离距离，以及；修改所述第一图案以提供所述间隔需求。

优选地，所述计算机程序，当被进一步执行时：基于所述宽度(W)和长度(L)确定执行所述设计规则检验。

优选地，确定执行所述设计规则检验包括：确定W*L大于约3μm²。

优选地，所述设计规则检验进一步包括：使用用于要求所述距离小于或等于约500纳米的所述第一栅极结构和所述第二栅极结构的第二间隔需求。

根据本发明的再一方面，提供一种集成电路，包括：第一栅极结构，具有第一长度(W)的第一侧和第二长度(L)的第二侧，所述第一长度(W)大于所述第二长度(L)；第二栅极结构，与所述第一栅极结构间隔一距离，其中，所述距离大于其中，所述第二栅极结构是所述第一栅极结构的下一个邻近栅极结构。

优选地，所述距离小于约500纳米。

优选地，该集成电路进一步包括：第三栅极结构，与所述第一栅极结构间隔第二距离并且设置在所述第一栅极结构的与所述第二栅极结构相对的一侧上。

优选地，所述第三栅极结构小于所述第一栅极结构和所述第二栅极结构。

优选地，所述第二距离在约100纳米和约200纳米之间。

优选地，所述第一栅极结构是金属栅极。

附图说明