[发明专利]一种基于标准单栅CMOS工艺的EEPROM

说明书

技术领域

本发明属于集成电路技术领域，涉及一种EEPROM结构，尤其涉及一种标准单栅CMOS工艺兼容的EEPROM。

背景技术

EEPROM(也写作E²PROM)是电擦除可编程只读存储器(Electrically-ErasableProgrammable Read-Only Memory)。它是一种可以通过电方式多次复写的半导体存储设备。它相对于EPROM(Erasable Programmable Read Only Memory)的优势在于擦写时不需要紫外线照射，可以通过特定电压来抹除芯片信息并写入新的数据。由于EEPROM的高性能和操作简单，它被广泛应用于PC的BIOS芯片以及闪存芯片，在近年快速发展的固态硬盘(SSD)中也大量使用了EEPROM。

如图1所示，传统EEPROM结构中，保存芯片信息的方法是采用双栅工艺中的浮栅技术。将普通MOSFET的栅作为浮栅(Floating Gate)保存电荷，在浮栅上增加一层控制栅来进行读写操作。由于浮栅与周围环境是电隔离的，因此在控制栅上施加一个“编程电压”脉冲时，根据控制栅/浮栅间和浮栅氧化层电容的分压，浮栅上也会有一个脉冲电压，此时一些沟道电荷会隧穿到浮栅上并保留下来。工作时，浮栅上有无电荷会造成MOSFET之间I-V特性的差异，这种差异就可以用来表征0/1信号。电荷隧穿到浮栅上的阈值电压为一定值，同时由于栅氧化层电容是固定的，因此提高控制栅/浮栅间寄生电容可以降低所需要加在控制栅上的“编程电压”的幅度，从而实现低电压操作。考虑到双栅工艺的制作难度和成本，基于单栅工艺发展出一些结构，例如文献Ohsaki，K.；Asamoto，N.；Takagaki，S.；，″A single poly EEPROM cellstructure for use in standard CMOS processes，″Solid-State Circuits，IEEE Journal of，vol.29，no.3，pp.311-316，Mar 1994和Peng et al.，“Single-poly EEPROM”US Patent，Patent No.7193265，March20，2007。但是，这些EEPROM利用背栅MOS管结构仍然存在着面积过大，不利于提高集成密度的缺点。

发明内容

针对现有技术中存在的技术问题，本发明的目的是提供一种新型的EEPROM结构，具有标准单栅CMOS工艺集成、低电压、面积小、集成密度高、适合芯片SOC等特点。

本发明的上述目的是通过如下的技术方案予以实现的：

一种基于标准单栅CMOS工艺的EEPROM，包括一MOS管，其特征在于所述MOS管上部覆盖有N层金属层，第N层金属层上设有一电容结构，第N层金属层覆盖所述电容结构的底部；第N层金属层包括电隔离的a区和b区，b区位于a区外围，a区与所述MOS管栅极部位对应，a区电连接到所述MOS管的栅极且与所述电容结构底部电连接，b区电连接到所述电容结构的顶部，所述电容结构的顶部引出作为EEPROM控制栅，所述MOS管的栅极作为EEPROM的浮栅，MOS管的源极、漏极和衬底分别引出作为EEPROM的源极、漏极和衬底；其中，N为自然数。

进一步的，所述b区金属层面积大于或等于所述电容结构的底部。

进一步的，所述电容结构包括由第N+1层到第M-1层金属层构成的叉指电容结构和一作为电容结构顶部的第M层金属层；所述叉指电容结构中每一金属层包括电隔离的A区和B区，第M-1层金属层B区向下电连接至第N+1层各金属层的B区域，第M-1层金属层A区向下电连接到第N+1层各金属层的A区域；第M层金属层与第M-1层金属层的B区电连接；所述b区电连接到第N+1层金属层的B区，所述a区电连接到第N+1层金属层的A区；第M层金属引出作为EEPROM控制栅；其中，连接到所述MOS管栅极的金属部分称为A区域，连接到上层金属层的部分称为B区域，M为自然数，且M大于N。

进一步的，第M-1层金属层B区通过通孔向下电连接至第N+1层各金属层的B区域，第M-1层金属层A区通过通孔向下电连接到第N+1层各金属层的A区域。

进一步的，a区通过通孔电连接到所述MOS管的栅极，所述a区通过通孔电连接到第N+1层金属层的B区，b区通过通孔电连接到第N+1层金属层的B区；第M层金属层通过通孔与第M-1层金属层的B区电连接。

进一步的，连接B区的通孔位于B区金属边缘。