[发明专利]半导体芯片的TSV封装结构及其封装方法

说明书

技术领域

本发明涉及一种半导体芯片的TSV封装结构及其封装方法。

背景技术

目前，半导体芯片的TSV封装一般采用先开槽状开口，再开圆孔硅开口，使圆孔硅底部露出芯片PIN，然后激光打孔打穿芯片PIN，完成电路的导出。这种方式，比较适合芯片PIN较大的结构，而对于芯片PIN偏小的产品，在芯片PIN上开圆孔的开口大小相对具有局限性，这就导致激光打孔的偏移量允许范围较小，激光打孔容易打到圆孔边缘的硅造成短路，从而使产品的不良率较高。

发明内容

为了克服上述缺陷，本发明提供了一种半导体芯片的TSV封装结构及其封装方法，该TSV封装结构和封装方法不仅简单，操作容易，而且可适用于芯片PIN较小的产品，同时不良率降低。

本发明为了解决其技术问题所采用的技术方案是：一种半导体芯片的TSV封装结构，所述半导体芯片具有两个层面，一个层面为芯片电路层，一个层面为硅层，所述芯片电路层上设有若干个芯片PIN，在所述硅层上对应所述芯片PIN四周的硅蚀刻出硅开口使所述芯片PIN裸露，在所述硅层和硅开口的表面以及裸露出的芯片PIN上侧面均设有一层钝化绝缘层；在所述硅开口底部即靠近芯片PIN上的钝化绝缘层上设有若干个激光打孔；另在该硅开口底部即靠近芯片PIN上的钝化绝缘层中间设有切割道，使所述芯片PIN隔离形成两部分，且该隔离形成的每个芯片PIN部分均至少具有一个激光打孔(孔形状和孔径不限)。

作为本发明的优选方案，所述硅开口形成的硅层侧面和其底部的夹角为65-70度。

作为本发明的优选方案，所述硅层的厚度为100um或125um。

作为本发明的进一步改进，所述激光打孔可为圆形孔、半圆形孔、椭圆形孔、矩形孔或套孔(套孔即为多个孔依次错开套设形成)。

作为本发明的进一步改进，所述激光打孔的深度为≥3um，孔径为20um。

作为本发明的进一步改进，所述硅开口可使所述芯片PIN为全部露出和部分露出之一。

作为本发明的进一步改进，所述芯片PIN依次由晶圆氧化层、金属层、晶圆氧化层组成。

作为本发明的进一步改进，在所述芯片电路层侧面上依次设有环氧树脂胶层、支撑围堰层和玻璃层。

本发明还提供一种形成上述的半导体芯片的TSV封装结构的封装方法，包括以下步骤：

①在半导体芯片的硅层上采用蚀刻方式在其对应半导体芯片上的芯片PIN处蚀刻出硅开口，并使芯片PIN裸露；

②在硅层、硅开口的表面层及芯片PIN上侧面上均镀一层钝化绝缘层；

③在上述硅开口的底部采用激光打孔方式形成若干个激光打孔；

④在上诉硅开口的底部切割形成切割道，且使被切割开的每部分芯片PIN上至少具有一个激光打孔。

本发明的有益效果是：该TSV封装结构和封装方法，采用一步开槽，然后直接激光打孔，其在激光打孔时不仅不会误打到圆孔边缘上的硅，可适用于芯片PIN偏小的产品，不良率降低，而且该封装结构中切割道内的硅全部被刻掉，切割时不会切割道硅，规避了切割时可能造成硅裂的情况。

附图说明

图1为本发明结构示意图；

图2为图1中A部放大结构示意图；

图3为图2中B-B面剖面结构示意图；

图4为图3局部放大结构示意图；

图5为图4中C部放大结构示意图。

结合附图，作以下说明：

1——半导体芯片    2——硅层

3——芯片PIN       4——硅开口

5——钝化绝缘层    6——激光打孔

7——切割道        8——支撑围堰层

9——玻璃层        10——晶圆氧化层

11——金属层    12——环氧树脂胶层

具体实施方式

一种半导体芯片的TSV封装结构，所述半导体芯片1具有两个层面，一个层面为芯片电路层，一个层面为硅层2，所述芯片电路层上设有若干个芯片PIN 3，在所述硅层上对应所述芯片PIN四周的硅蚀刻出硅开口4使所述芯片PIN裸露，在所述硅层和硅开口的表面以及裸露出的芯片PIN上侧面均设有一层钝化绝缘层5；在所述硅开口底部即靠近芯片PIN上的钝化绝缘层上设有若干个激光打孔6；另在该硅开口底部即靠近芯片PIN上的钝化绝缘层中间设有切割道7，使所述芯片PIN隔离形成两部分，且该隔离形成的每个芯片PIN部分均至少具有一个激光打孔(其孔形状和孔径不限)。