[发明专利]电子组件及其制造方法

说明书

技术领域

本发明是关于一种电子组件及其制作方法。具体地，本发明涉及以抑制层与组件层一起烧结来抑制组件层烧结的收缩，并考虑抑制层对于整体电性影响的电子组件。

背景技术

在信息与无线通讯结合的市场趋势，以及现代人对于电子产品的多功能与携带便利性等要求下，各种电子产品中的电子组件也随之趋向于更加轻薄短小。以其中的被动组件来看，积层陶瓷组件的应用范围相当广泛。然而，若要达到轻薄短小且同时要维持良好的电性，除了从原材料的性质进行改善外，更可由制程方向着手，以达到更好的电子组件特性。

目前的积层陶瓷组件1如图1所示，其制作方法是将积层陶瓷层11经由烧结制程后，再于积层陶瓷层11的两端提供端电极12，以使积层陶瓷组件1可与外接电路(图中未示出)连接。然而，在端电极12的浸镀(dipping)制程等各种制程下，端电极的电极深度d₁₂₁不容易控制，因此电极深度d₁₂₁的大小很容易产生不小的差距。由于各种电子组件的特性都与电极间的距离有极大的关系，(例如：电阻器的电阻值与电极间距离呈正比，平板电容器的电容值与电极间距离呈反比)，因此如果整批电子组件的电极深度d₁₂₁的差异越大，则代表其端电极间距离的电极距离d₁₂₂差异越大，而会严重影响到整批电子组件的良率。

另外，积层陶瓷组件的烧结方法如图2所示，积层陶瓷生坯21会放在承载陶瓷基板24上进行烧结。然而，在高温烧结的过程中，由于积层陶瓷生坯21与承载陶瓷基板24之间会有一些反应的发生，而会严重影响电子组件整体的特性。此外，积层陶瓷生坯21在进行烧结时，由于陶瓷烧结本身的致密化过程，必然会有收缩现象的产生。而积层陶瓷生坯21内可包含陶瓷层以及电极层，两者之间会有开始收缩的温度以及收缩率等材料特性的差异，因此烧结完成的积层陶瓷层11将因内部材料性质而产生收缩不均等因素，而增加电子组件整体特性的不稳定性。

本发明的申请人鉴于现有技术中的不足，经过悉心试验与研究，并本着锲而不舍的精神，终于构思出本发明“电子组件及其制造方法“，以结合抑制层来抑制烧结收缩的方法，并通过抑制层的选择，使电极深度的差异对于整体电性的差异降到最低。由此，整批电子组件的电性差异可降至最低，以便进一步提升整体的良率。

发明内容

为了增加积层陶瓷组件的良率，本发明通过选择具有特殊相对电性的材料来作为抑制组件层收缩的抑制层。利用抑制层材料与组件层材料本身电性的相对关系的选择，而能将端电极的深度对整体电性的影响降至最低。

为了达到上述目的，本发明提出了一种具有特定电性的电子组件，其包括：一烧结组件层，其具有第一电性；以及烧结抑制层，其具有第二电性，且与该烧结组件层形成并联状态，其中该第二电性的大小必须使该电子组件在该并联状态下，该特定电性是由该第一电性主导。

为了达到上述目的，本发明还提出了一种具有特定电性的电子组件，其包括：组件层，其具有第一电性以及第一烧结收缩量；以及抑制层，其具有第二电性以及第二烧结收缩量，并位于该组件层上，其中当该电子组件为电阻器以及电感器其中之一时，该第一电性小于该第二电性，以及当该电子组件为电容器时，该第一电性大于该第二电性。

为了达到上述目的，本发明又提出了一种具有特定电性的电子组件，其包括：烧结组件层，其具有第一电性；以及烧结抑制层，其具有第二电性，且与该烧结组件层形成并联状态，其中该第二电性的大小须使该电子组件在该并联状态下，该特定电性是由该第一电性主导。

为了达到上述目的，本发明还提出了一种具有组件电性的电子组件，其包括：烧结组件层，其具有第一电性；以及烧结抑制层，具有第二电性，且该第二电性的大小使得该组件电性由该第一电性主导。

附图说明

图1目前的积层陶瓷组件的示意图

图2目前的积层陶瓷组件的烧结方法的示意图

图3a本发明的电子组件的示意图

b本发明的电子组件中各个组件间的电性连接关系图

在图3中组件符号简单说明如下：

3     电子组件      31     组件层

32    端电极        331    第一抑制层

332   第二抑制层    d₃₂₁   电极深度

d₃₂₂  电极距离

图4本发明的电子组件生坯在烧结制程下的示意图

图5本发明电子组件的制作流程