[发明专利]一种低介电常数阻挡层工艺中的预处理的监控方法及装置

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种低介电常数阻挡层(low-K block)工艺中的预处理(treatment)的监控方法及装置。

背景技术

当半导体工艺进入铜互连技术的阶段时，铜连线与低介电常数介质层之间需要使用低介电常数阻挡层作为对该介质层进行大马士革刻蚀工艺的阻挡层。在半导体制造业中，主流的低介电常数阻挡层工艺为氮掺杂碳(NDC，Nitrogen-doped carbon)和N-阻挡层工艺。因为铜暴露在空气之中容易在表面生成氧化铜(CuO₂)，所以在低介电常数阻挡层工艺中，在低介电常数阻挡层淀积之前需要预处理的步骤，用于去除铜表面的氧化层，从而保证低介电常数阻挡层与铜连线之间的良好的黏附性，进而保证介质层与铜连线之间的黏附性。

在传统的低介电常数阻挡层的监控中，仅仅监控低介电常数阻挡层的薄膜性质，而由于有无预处理几乎不影响低介电常数阻挡层的薄膜性质，从而只通过监控低介电常数阻挡层的薄膜性质无法获知预处理的效果。如果预处理步骤发生工艺问题(例如预处理步骤发生失效)，只能在产品上发现(例如在低介电常数阻挡层与铜连线之间发生剥落现象)，而不能去除被氧化了的铜表面，反映在产品上会影响器件的可靠性和稳定性，从而会对半导体的制造过程产生潜在的产品失效的隐患与损失。

例如，图1为低介电常数阻挡层工艺中的铜互连结构的示意图。参见图1，在对衬底中的铜连线进行化学机械抛光(CMP)之后，进行预处理工艺接着进行低介电常数阻挡层淀积以在衬底上形成低介电常数阻挡层。所以低介电常数阻挡层工艺中的预处理若发生失效，则直接影响介质层与铜连线之间的黏附，从而影响产品的可靠性与稳定性。

发明内容

本发明针对铜互连技术中使用的低介电常数阻挡层，增加了一个低介电常数阻挡层的预处理工艺的日常监控项目，在控制低介电常数阻挡层性质的同时，又控制了预处理工艺。这样不仅有效的防止预处理的失效，弥补之前的监控无法监测预处理工艺的缺陷，也能有效防止铜连线与低介电常数介质层之间的黏附性的问题，从而提高了产品的可靠性与稳定性。

本发明提供了一种低介电常数阻挡层工艺中的预处理的监控方法，包括：检测进行了不同时间的预处理后的硅衬底的多个薄膜参数；根据所述多个薄膜参数建立统计过程控制曲线；设定预设有阈值的控制线；如果所述统计过程控制曲线的范围在所述阈值之内，则判定所述预处理正常；如果所述统计过程控制曲线的范围超出所述阈值，则判定所述预处理不正常。

本发明提供了一种低介电常数阻挡层工艺中的预处理的监控装置，包括：检测单元，分别检测在进行了不同时间的预处理后的硅衬底的多个薄膜参数；建模单元，根据所述检测单元检测得到的所述多个薄膜参数建立统计过程控制曲线；设定单元，设定预设有阈值的控制线；判定单元，如果所述统计过程控制曲线在所述阈值之内，则判定所述预处理正常；如果所述统计过程控制曲线超出所述阈值，则判定所述预处理不正常。

本发明可有效防止预处理的失效，从而提高产品的可靠性与稳定性。

附图说明

图1为低介电常数阻挡层工艺中的铜互连结构的示意图。

图2为对包括预处理和低介电常数阻挡层淀积的实验1和仅包括低介电常数阻挡层淀积的实验2的膜厚进行对比的示意图；

图3为对包括预处理和低介电常数阻挡层淀积的实验1和仅包括低介电常数阻挡层淀积的实验2的折射率进行对比的示意图；

图4为对进行了12秒的单独预处理工艺的实验3、进行了60秒的单独预处理工艺的实验4以及直接使用控片硅片(bare wafer)而未经预处理工艺的实验5的膜厚进行对比的示意图；

图5为本发明的低介电常数阻挡层工艺中的预处理的监控方法的流程图；

图6为根据本发明的低介电常数阻挡层工艺中的预处理的监控装置的示意图。

具体实施方式

下面结合附图详细描述本发明的具体实施例。应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。

传统的监控方法参见如下表1：

表1

本发明的监控方法比传统的监控方法增加了一项单独的预处理的监控，参见如下表2：

表2