[发明专利]触发器电路

说明书

相关申请的交叉引用

本申请根据《美国专利法》第119条要求于2010年12月2日提交的韩国专利申请No.10-2010-0122286的优先权，其全文通过引用而合并于此。

发明背景

1.发明领域

示例性实施例涉及一种半导体集成电路，并且更具体地说涉及一种触发器电路。

2.相关技术的描述

数字逻辑系统被分类为组合电路和时序电路。组合电路由逻辑门组成，逻辑门的输出由当前输入来决定。组合电路执行在逻辑上以布尔表达式为特征的信息处理操作。

时序电路使用称作触发器的存储元件以及逻辑门。存储元件的输出是它们的输入和状态的函数。存储元件的状态是其先前输入的函数。因此，时序电路的输出是基于当前输入和先前输入的，并且时序电路的操作由内部状态和输入的时间顺序来决定。

因此，需要高速触发器来设计高速芯片。具有常规主从结构的触发器不适合用于设计高速芯片。

发明内容

本发明一般概念提供了执行高速操作的半导体电路和具有该半导体电路的触发器。

本发明一般概念的额外方面和优点在下文的描述中部分地阐述，并且根据该描述将部分地显而易见，或可以通过对本发明总的概念的实践来习得。

本发明一般概念的前述的和/或其它方面以及用途可以通过提供一种触发器电路来实现，所述触发器电路可以包括：评估部件，该评估部件连接到第一节点和第二节点并且根据第一节点的电压电平对第二节点进行放电；条件延迟部件，该条件延迟部件连接到第二节点并且对第三节点进行放电以具有不同于第二节点的电压电平的电压电平；以及保持器逻辑部件，该保持器逻辑部件连接到第二节点和第三节点并且维持第二和第三节点中没有正在被放电的一个的电压电平。

评估部件可以包括根据第一节点的电压电平在第二节点与接地电压之间形成电流通路的第一晶体管，而条件延迟部件可以包括根据第二节点的电压电平在第三节点与接地电压之间形成电流通路的第二晶体管。如果第二节点在第一晶体管接通时被放电，则第二晶体管被断开并且第三节点的放电通路被中断。

保持器逻辑部件可以包括根据第二节点的电压电平在电源电压与第三节点之间形成电流通路的第三晶体管。如果第二节点被放电，则第三晶体管被接通来以电源电压进行充电。

保持器逻辑部件可以进一步包括根据第二节点的电压电平在第二节点与接地电压之间形成电流通路的第四晶体管。如果第二节点被放电，则第四晶体管可以被接通以维持第二节点的放电状态。

如果第二节点被放电，则第一节点的电压电平可以被维持直到第二节点的放电操作完成为止。

评估部件可以包括彼此串联连接的第一晶体管和第二晶体管，该第一和第二晶体管分别响应于时钟信号和第一节点的电压电平而在第二节点上形成放电通路。

评估部件可以进一步包括第三晶体管，该第三晶体管连接到第二晶体管并且根据第三节点的电压电平在第二节点上形成放电通路。

评估部件可以进一步包括第四晶体管，该第四晶体管连接在电源电压与第一晶体管之间并且根据时钟信号在第二节点上形成充电通路。

条件延迟部件可以包括彼此串联连接的第一晶体管和第二晶体管，第一和第二晶体管分别根据第二节点的电压和第一节点的电压在第三节点上形成放电通路。

条件延迟部件可以进一步包括第三晶体管，该第三晶体管连接到第二晶体管并且响应于时钟信号而在第三节点上形成放电通路。

条件延迟部件可以进一步包括第四晶体管，该第四晶体管连接在电源电压与第一晶体管之间并且形成用于以电源电压对第三节点进行充电的通路。

保持器逻辑部件可以包括连接到第二节点并且根据第二节点的电压电平在第二节点与接地电压之间形成电流通路的晶体管。

保持器逻辑部件可以包括连接到第二节点并且根据第二节点的电压电平在第二节点与接地电压之间形成电流通路的第一晶体管，和连接到第二节点并且根据第三节点的电压电平在第二节点与电源电压之间形成电流通路的第二晶体管。

保持器逻辑部件可以进一步包括第三晶体管，该第三晶体管连接到第三节点并且根据第三节点的电压电平在第三节点与接地电压之间形成电流通路。

保持器逻辑部件可以进一步包括第四晶体管，该第四晶体管连接到第三节点并且根据第二节点的电压电平在第三节点与电源电压之间形成电流通路。