[发明专利]触发器电路

权利要求书

1.一种触发器电路，包括：

评估部件，所述评估部件连接到第一节点和第二节点，以根据所述第一节点的电压电平使所述第二节点放电；

条件延迟部件，所述条件延迟部件连接到所述第二节点，以使第三节点放电为具有与所述第二节点的电压电平不同的电压电平；以及

保持器逻辑部件，所述保持器逻辑部件连接到所述第二节点和第三节点，以维持所述第二节点和第三节点中没有正在被放电的一个的电压电平。

2.根据权利要求1所述的触发器电路，其中：

所述评估部件包括第一晶体管，所述第一晶体管用于根据所述第一节点的电压电平在所述第二节点与接地电压之间形成电流通路；

所述条件延迟部件包括第二晶体管，所述第二晶体管用于根据所述第二节点的电压电平在所述第三节点与所述接地电压之间形成电流通路；并且

其中，如果当所述第一晶体管被接通时所述第二节点被放电，则所述第二晶体管被断开并且所述第三节点的放电通路被中断。

3.根据权利要求2所述的触发器电路，其中：

所述保持器逻辑部件包括第三晶体管，所述第三晶体管用于根据所述第二节点的电压电平在电源电压与所述第三节点之间形成电流通路；并且

其中，如果所述第二节点被放电，则所述第三晶体管被接通以被所述电源电压充电。

4.根据权利要求3所述的触发器电路，其中：

所述保持器逻辑部件进一步包括第四晶体管，所述第四晶体管用于根据所述第二节点的电压电平在所述第二节点与接地电压之间形成电流通路；并且

当所述第二节点被放电时，所述第四晶体管被接通，以维持所述第二节点的放电状态。

5.根据权利要求2所述的触发器电路，其中，如果所述第二节点被放电，则维持所述第一节点的电压电平直到完成所述第二节点的放电操作为止。

6.根据权利要求1所述的触发器电路，其中，所述评估部件包括第一晶体管和第二晶体管，所述第一晶体管和第二晶体管彼此串联连接，以分别响应于时钟信号和所述第一节点的电压电平而在所述第二节点上形成放电通路。

7.根据权利要求6所述的触发器电路，其中，所述评估部件进一步包括第三晶体管，所述第三晶体管连接到所述第二晶体管，以根据所述第三节点的电压电平在所述第二节点上形成放电通路。

8.根据权利要求7所述的触发器电路，其中，所述评估部件进一步包括第四晶体管，所述第四晶体管连接在电源电压与所述第一晶体管之间，以根据时钟信号在所述第二节点上形成充电通路。

9.根据权利要求1所述的触发器电路，其中，所述条件延迟部件包括第一晶体管和第二晶体管，所述第一晶体管和第二晶体管彼此串联连接，以分别根据所述第二节点的电压和所述第一节点的电压在所述第三节点上形成放电通路。

10.根据权利要求9所述的触发器电路，其中，所述条件延迟部件进一步包括第三晶体管，所述第三晶体管连接到所述第二晶体管，以响应于时钟信号在所述第三节点上形成放电通路。

11.根据权利要求10所述的触发器电路，其中，所述条件延迟部件进一步包括第四晶体管，所述第四晶体管连接在电源电压与所述第一晶体管之间，以形成用于以所述电源电压对所述第三节点充电的通路。

12.根据权利要求1所述的触发器电路，其中，所述保持器逻辑部件包括：

第一晶体管，所述第一晶体管连接到所述第二节点，以根据所述第二节点的电压电平在所述第二节点与接地电压之间形成电流通路；和

第二晶体管，所述第二晶体管连接到所述第二节点，以根据所述第三节点的电压电平在所述第二节点与电源电压之间形成电流通路；

第三晶体管，所述第三晶体管连接到所述第三节点，以根据所述第三节点的电压电平在所述第三节点与接地电压之间形成电流通路；以及

第四晶体管，所述第四晶体管连接到所述第三节点并且根据所述第二节点的电压电平在所述第三节点与电源电压之间形成电流通路。