[发明专利]一种电化学淀积结果确定方法

说明书

技术领域

本发明涉及集成电路可制造性设计技术领域，特别是涉及一种集成电路的电化学淀积结果的确定方法。

背景技术

IC(Integrated Circuit，集成电路)制造技术按照摩尔定律以每18个月集成度提高一倍的速度发展，随着集成度的提高，集成电路的特征尺寸不断缩小，金属层布线密度不断增加，在后段制程中工艺波动所引起的问题越来越严重。这些问题无法从工艺上彻底解决，因此就出现了可制造性设计(Designfor Manufacture，DFM)的需求，将这一部分在芯片制造中的潜在问题提供给设计者，通过修改芯片设计来避免制造过程中遇到这些问题。

目前集成电路后段制程普遍采用双大马士革镶嵌工艺，首先在晶圆表面形成沟槽，然后采用电化学淀积(Electro-Chemical Deposition，ECD)方法在沟槽内填充金属薄膜形成电路，所用金属主要为铜。

电化学方法淀积铜薄膜的过程是，首先在带有沟槽的晶圆表面溅射一层铜籽，连接到电源阴极并浸入到含有铜离子的溶液中；电源阳极与大块铜板相连也放入电镀液中，以保持其中铜离子浓度的恒定。晶圆表面由于电势为负，因此电镀液中的铜离子在此处获得电子而被还原，并在晶圆表面逐渐堆积。电镀液中掺入了一定浓度的加速剂和抑制剂，用以控制铜薄膜在沟槽中的生长，避免填充中产生空洞。晶圆表面淀积铜薄膜后需要对晶圆表面进行CMP(Chemical Mechanical Polishing，化学机械抛光)处理，以实现表面的平坦化，铜薄膜ECD淀积完成后的表面形貌对后续的晶圆表面平坦化处理有很重要的影响。ECD沉积铜薄膜后，淀积结果包括晶圆表面的形貌、沟槽宽度、沟槽间距都发生很大变化，例如出现晶圆表面凹凸不平的问题，导致在晶圆平坦化过程中无法达到芯片要求的精度，这些问题无法从工艺上彻底解决，因此出现了针对可制造性设计需求的ECD沉积结果的预测方法，通过预先确定晶圆上的芯片设计在ECD后存在的问题，将这一部分在芯片制造中的潜在问题提供给设计者，通过修改芯片设计来避免ECD过程中遇到无法解决的问题。

现有ECD淀积结果确定方法中认为ECD方法淀积铜薄膜的结果与待沉积晶圆的表面积相关，没有考虑晶圆上沟槽的宽度、沟槽间距以及淀积阶段等因素对淀积结果的影响。但是实验中发现不同宽度沟槽、不同淀积阶段以及不同位置的淀积速率大不相同，ECD淀积完成后晶圆表面的形貌发生了很大变化，沟槽宽度、沟槽间距以及淀积阶段等因素严重影响了预测的准确性。在给定工艺条件下，铜薄膜的淀积形貌很大程度上取决于晶圆表面图形特征，例如沟槽宽度、沟槽间距和版图图形密度等因素。在晶圆表面具有不同图形特征时，电化学淀积铜薄膜后晶圆表面会产生形貌差异，铜薄膜表面的沟槽的宽度和密度发生了变化、表面铜薄膜的高度也不相同。铜薄膜ECD淀积完成之后，不同宽度的单个沟槽内铜薄膜淀积有三种典型的填充类型，共形填充、超填充和过填充。比较宽的沟槽形成共形填充，见图1，在包含沟槽的介质层101上电化学方法沉积厚度为H的铜薄膜102后，铜薄膜表面沟槽会向内部收缩，收缩量为δ_S，介质层上铜薄膜的高度与沟槽内铜薄膜的高度差为S。比较窄的沟槽形成过填充，见图2，在介质层111上沉积厚度为H的铜薄膜112后，沟槽内铜薄膜的高度与介质层上铜薄膜的高度相同。沟槽宽度介于共形填充和过填充的情况形成超填充，见图3，在介质层121上电沉积厚度为H的铜薄膜122后，沟槽处铜薄膜向外突出，每边的扩张量为δ_e，沟槽内铜薄膜的高度与介质层上铜薄膜的高度差为S。另外，由于沟槽内添加剂随着铜薄膜淀积而在沟槽底部和侧壁聚集甚至溢出沟槽，铜的生长速率始终处于一个变化的状态。因此，采用现有的ECD淀积结果确定方法不能准确地确定ECD淀积铜薄膜的表面形貌和不同图形特征区域铜薄膜淀积厚度差异，从而在后续的CMP处理过程中不能准确地确定铜和介质层的厚度变化。

发明内容

本发明提供一种电化学沉积结果确定方法，能够对ECD淀积结果进行比较准确的确定。

为达到上述目的，本发明提供一种电化学淀积结果确定方法，其特征在于，包括步骤：

将设计有沟槽的晶圆介质表面进行版图网格划分；

测量所述网格内图形的特征参数；

根据所述的图形的特征参数确定所述网格的版图特征；

根据当前计算网格及周围网格的版图特征，对网格版图电化学淀积最终形貌所属填充类型进行判定；

根据电化学淀积金属工艺参数和所述网格版图所属填充类型，确定与版图特征相关的修正因子，确定网格内金属的淀积结果。