[发明专利]高速UDP数据流和网络协议流复接装置及方法

权利要求书

1.高速UDP数据流和网络协议流复接装置，其特征在于，包括Altera FPGA EP3C120、SDRAM、EPCS Flash、物理层PHY、电源模块和时钟；所述电源模块分别与Altera FPGA EP3C120、SDRAM、EPCS Flash、物理层PHY连接；所述Altera FPGA EP3C120分别通过IO接口与SDRAM、EPCS Flash、物理层PHY、时钟连接；

所述Altera FPGA EP3C120包括软核处理器NIOS II、SDRAM控制器、EPCS Flash控制器、命令字存储器、RX SGDMA、TX SGDMA、复接器、错误适配器、三速MAC、UDP打包器、对齐填充器；

所述软核处理器NIOS II分别与SDRAM控制器、EPCS Flash控制器、命令字存储器连接；所述RX SGDMA、TX SGDMA分别与命令字存储器连接；所述RX SGDMA、TX SGDMA分别与SDRAM控制器连接；

所述三速MAC、RX SGDMA、SDRAM控制器、SDRAM依次连接，构成网络协议流接收通道；

所述SGDMA、SDRAM控制器、TX SGDMA依次连接，构成网络协议流发送通道；

所述UDP打包器、对齐填充器依次连接，构成高速UDP数据流通道；

高速UDP数据流通道和网络协议流发送通道经复接器复接后依次经错误适配器、三速MAC连接到物理层PHY。

2.根据权利要求1所述的高速UDP数据流和网络协议流复接装置，其特征在于，所述SDRAM为MT48LC16M16A2。

3.根据权利要求1所述的高速UDP数据流和网络协议流复接装置，其特征在于，所述EPCS Flash为EPCS128。

4.根据权利要求1所述的高速UDP数据流和网络协议流复接装置，其特征在于，所述物理层PHY为Marvell 88E1111。

5.根据权利要求1所述的高速UDP数据流和网络协议流复接装置，其特征在于，所述电源模块为TI PTH05050。

6.权利要求1～5任一项所述高速UDP数据流和网络协议流复接装置的复接方法，其特征在于，包括以下步骤：

(1)依次通过三速MAC、RX SGDMA、SDRAM控制器、SGDMA接收网络协议流；

(2)接收到的网络协议流依次通过SGDMA、SDRAM控制器、TX SGDMA发送到复接器；

(3)高速UDP数据流依次经UDP打包、对齐填充处理后传送到复接器；

(4)复接器对高速UDP数据流和网络协议流进行复接后依次经错误适配器、三速MAC传输到物理层PHY。

7.根据权利要求6所述的复接方法，其特征在于，所述网络协议流采用LwIP协议栈。