[发明专利]半导体器件及制造半导体器件的方法

说明书

技术领域

本文讨论的实施例涉及一种包括横向扩散金属氧化物半导体(LDMOS)晶体管和静电放电(ESD)保护元件的半导体器件以及制造该半导体器件的方法。

背景技术

迄今为止，化合物半导体元件已经主要用于处理高频带(微波频带)的信号。然而，在最近几年，已经使用形成在半导体基底中的横向扩散金属氧化物半导体(LDMOS)晶体管来取代这些化合物半导体元件。LDMOS晶体管的优势在于：与化合物半导体元件相比，可以以更低的成本制造LDMOS晶体管。此外，LDMOS晶体管的优势还在于：可以相对容易地提高其击穿电压。均在内部包括LDMOS晶体管的半导体器件(集成电路)广泛用于移动电话、无线LAN设备、车载电子设备等中。

此外，存在许多在芯片中包括静电放电(ESD)保护元件的半导体器件，其中ESD保护元件用于防止器件的静电击穿。还开发了实现较高放电性能的晶闸管类型的ESD，其具有与LDMOS晶体管几乎相同的结构。

专利文献1：US专利No.5903032

专利文献2：US专利No.6144070

专利文献3：日本特开No.2001-320047

专利文献4：日文特开No.2002-94063

发明内容

实施例的一个目的是提供一种半导体器件及一种制造半导体器件的方法，所述半导体器件包括LDMOS晶体管和ESD保护元件，所述半导体器件在确保期望特性的同时能够以简单的制造工艺制造并能够实现较高的集成。

根据所公开的技术的一个方案，提供了一种包括LDMOS(横向扩散MOS)晶体管和ESD(静电放电)保护元件的半导体器件。所述LDMOS晶体管包括：第一栅电极，其形成在半导体基底上，绝缘膜介于所述第一栅电极和所述半导体基底之间；第一主体区域，其通过将第一导电类型的杂质注入所述半导体基底而形成，并布置在所述第一栅电极的一个边缘侧；第二导电类型的第一源极区域，其布置在所述第一主体区域的上部中；第一元件隔离膜，其形成在所述半导体基底的上部中，并且被布置成与所述第一栅电极重叠；第一漏极区域，其形成在所述半导体基底的内部，包括所述第二导电类型的杂质，并且被布置在与所述第一元件隔离膜的边缘部分接触并与所述第一栅电极分开的位置；以及第一漂移区域，其形成在所述半导体基底的内部，包括所述第二导电类型的杂质，并且与所述第一主体区域和所述第一漏极区域接触。同时，所述ESD保护元件包括：第二栅电极，其形成在所述半导体基底上，绝缘膜介于所述第二栅电极和所述半导体基底之间；第二主体区域，其形成在所述半导体基底内部，包括所述第一导电类型的杂质，并且被布置在所述第二栅电极的一个边缘侧；所述第二导电类型的第二源极区域，其布置在所述第二主体区域的上部中；第二元件隔离膜，其形成在所述半导体基底的上部中，并且被布置成与所述第二栅电极重叠；阳极区域，其形成在所述半导体基底内部，包括所述第一导电类型的杂质，并且被布置在与所述第二元件隔离膜的边缘部分接触并与所述第二栅电极分开的位置；第三元件隔离膜，其形成在所述半导体基底的上部中，并且被布置为邻近所述阳极区域；第二漏极区域，其形成在所述半导体基底内部，包括所述第二导电类型的杂质，并且与所述第三元件隔离膜接触；以及第二漂移区域，其形成在所述半导体基底内部，包括所述第二导电类型的杂质，并且与所述第二主体区域、所述阳极区域和所述第二漏极区域接触。所述半导体器件具有A1≥A2并且B1＜B2的关系，其中A1表示所述第一栅电极和所述第一元件隔离膜的重叠长度；A2表示所述第二栅电极和所述第二元件隔离膜的重叠长度；B1表示所述第一栅电极和所述第一漏极区域之间的距离；并且B2表示所述第二栅电极与所述阳极区域之间的距离。

根据以上方案的半导体器件，可以同时形成LDMOS晶体管和ESD保护元件，这避免了增加制造工艺数量。此外，所述半导体器件获得了期望的特性，同时抑制了元件区域的扩大。因而，可以获得半导体器件的更高集成。

附图说明

图1是第一实施例的半导体器件的剖面视图；

图2是第一实施例的半导体器件的布局；

图3的视图说明了在LDMOS晶体管形成区域中元件隔离膜和该元件隔离膜上的栅电极的重叠长度A1以及该栅电极的边缘部分和漏极区域之间的距离B1；与在ESD保护元件形成区域中元件隔离膜和该元件隔离膜上的栅电极的重叠长度A2以及该栅电极的边缘区域和阳极区域之间的距离B2之间的关系；

图4是说明ESD保护元件的操作的图；

图5是例示击穿电压与栅电极和元件隔离膜的重叠长度之间的关系的图；