[发明专利]一种双镶嵌结构的形成方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别涉及一种双镶嵌结构（dual damascene structure）的形成方法。

背景技术

随着半导体技术的迅猛发展，集成电路器件设计的尺寸也持续的向小型化的方向发展。基于市场竞争和产业需求，不断提高产品的性能/性价比是微电子技术发展的动力。

目前半导体器件CMOS已经具有深亚微米结构，半导体集成电路IC中包含巨大数量的半导体元件。在这种大规模集成电路中，元件之间的高性能、高密度的连接不仅在单个互连层中互连，而且要在多层之间进行互连。因此，通常提供多层互连结构，其中多个互连层互相堆叠，并且层间绝缘膜置于其间，用于连接半导体元件。特别是利用双镶嵌（dual-damascene）工艺形成多层互连结构时，预先在层间绝缘膜中形成互联沟槽和连接孔，然后用导电材料例如铜（Cu）填充所述互联沟槽和连接孔。

集成电路尤其是超大规模集成电路中的主要器件是金属-氧化物-半导体场效应晶体管（metal oxide semiconductor field effect transistor，简称MOS晶体管）。自从MOS管被发明以来，其几何尺寸一直在不断缩小，芯片内的晶体管数量不断增加，芯片的金属连线越来越细的同时层次也越来越多。因此越来越多的公司采用了铜制程取代了原有的铝制程，与铝相比，铜的电阻系数更小，熔点高，抗电迁移的能力强，因此被广泛采用。但是由于铜难以被刻蚀，传统上用于形成铝金属布线的刻蚀技术对于铜来说是不适用的。因此开发了铜的单镶嵌工艺和双镶嵌工艺。由于双镶嵌工艺的效率更高，因此被广泛的使用。

双镶嵌工艺是一种能同时形成金属导线和插塞（plug）的上下堆叠结构的方法，以用来连接半导体晶片中各层间的不同元件和导线，并利用其周围的内层介电材料（inter-layer dielectrics ILD）与其它元件相隔离。双镶嵌工艺的主要技术重点在于蚀刻填充导体金属用的沟槽的刻蚀技术，在双镶嵌工艺的前端刻蚀工艺中，目前存在两种方法制作双镶嵌沟槽的沟槽，第一种方法是先在介电层的上部定义出导线沟槽，之后利用另一光刻胶层定义介层窗开口，该方法由于导线沟槽的密度相当高，使得用于定义介层窗开口的光刻胶层的表面不平整，严重影响了曝光显影工艺的分辨率。另一种方法是首先在介电层中定义出完全穿透介电层的介层窗开口，然后利用另一光刻胶层定义导线沟槽，在涂布光刻胶层之前，会先涂布一层反射层，以提高曝光显影工艺的分辨率。

中国专利CN201010144234提供了一种双镶嵌结构形成方法，包括步骤：提供半导体结构和压印屏蔽，半导体结构包括互连层、位于互连层上的介质层，位于介质层上的牺牲层；对所述半导体结构上的牺牲层进行加热，使得所述牺牲层软化；利用所述压印屏蔽对所述半导体结构上的牺牲层进行冲压，使得所述半导体结构上的凸起嵌入所述牺牲层内；对半导体结构上的牺牲层进行冷却，使得所述牺牲层硬化；将所述压印屏蔽取出，从而在所述半导体结构的牺牲层上形成双镶嵌结构；对具有双镶嵌结构的半导体结构进行刻蚀，使得在介质层中形成双镶嵌结构，并且所述双镶嵌结构中的通孔底部暴露互连层。从而减少了对基底造成的损伤，提高了器件可靠性。

中国专利CN03121250提供一种制作双镶嵌结构(dual damascene structure)的方法。首先于一半导体晶片表面依序形成一第一介电层、一第二介电层、一第一硬罩幕层以及一第二硬罩幕层，接着于该第二硬罩幕层表面形成一用来定义一上层沟槽图案的第一光阻层。随后去除未被该第一光阻层覆盖的该第二硬罩幕层，直至该第一硬罩幕层表面，然后再于该半导体晶片表面形成一用来定义一下层接触洞图案的第二光阻层。接着去除未被该第二光阻层覆盖的该第一硬罩幕层以及该第二介电层，直至该第一介电层表面，然后蚀刻未被该第二硬罩幕层所覆盖的该第一硬罩幕层，并去除未被该第一硬罩幕层所覆盖的该第二介电层至一预定深度，最后再去除该第二硬罩幕层以及未被该 第一硬罩幕层所覆盖的该第一介电层。