[发明专利]一种具有优化雪崩击穿电流路径的超结MOSFET器件

说明书

技术领域

本发明属于半导体功率器件技术领域，涉及具有超结结构的MOSFET器件。

背景技术

功率MOSFET因其开关速度快、损耗小、输入阻抗高、驱动功率小、频率特性好等优点，在功率变换特别是在高频功率变换中起着重要作用。不断提高的系统性能要求功率MOSFET具有更低功率损耗的同时，在高电应力下也具有更高的可靠性。当系统回路中存在非箝位电感负载时，导通状态下存储在电感中的能量会在关断时全部由MOSFET释放，高电压和大电流将同时施加在功率MOSFET上，极易造成器件失效。因此，抗UIS(Unclamped InductiveSwitching，非箝位电感翻转)失效能力通常被认为是反应功率MOSFET可靠性的重要指标。

研究发现，功率MOSFET中寄生BJT(Bipolar Junction Transistor，双极型晶体管)的激活是引起器件UIS失效的重要原因之一。寄生BJT的开启会不断放大器件内的雪崩击穿电流，进而使结温增加，最终导致器件热烧毁。因此，抑制寄生BJT的激活是提高功率MOSFET可靠性的重要措施。文献Kocon C，Zeng J and Stokes R.Implant Spacer Optimization for the Improvement of Power MOSFETs′Unclamped Inductive Switching(UIS)and High Temperature Breakdown，Proceedings of the 12th International Symposium onPower Semiconductor Devices&IC′s，France May 22-25，2000p157等提出用高能量的硼注入或深扩散减小功率MOSFET的N+源区下的P-body区电阻，从而降低寄生BJT的基区电阻，抑制其开启。目前该方法已在工业界广泛采用。但是通过高能量的硼注入或深扩散减小功率MOSFET的N+源区下的P-body区电阻的方式来降低寄生BJT基区电阻的解决办法只能抑制寄生BJT的开启，并不能完全杜绝其开启，也就无法完全避免由于雪崩击穿所带来的器件失效问题；另外，也不能通过高能量的硼注入或深扩散减小功率MOSFET的N+源区下的P-body区电阻的方式来无限降低寄生BJT基区电阻，因为这样会加大MOSFET器件的阈值电压(沟道开启电压)。

具有超结结构的MOSFET器件是近年来出现的一种重要的功率器件，它的基本原理是电荷平衡原理，通过在普通功率MOSFET的漂移区中引入彼此间隔的P柱和n柱的超结结构，大大改善了普通MOSFET的导通电阻与击穿电压之间的折中关系，因而在功率系统中获得了广泛的应用。

抗UIS失效能力同样是评价超结MOSFET器件可靠性的重要指标。提高超结器件的抗UIS失效能力，目前普遍采用的方法是像普通功率MOSFET一样，通过减小寄生BJT管的基区电阻来抑制其开启。同样，这样的解决办法依然无法完全杜绝寄生BJT管的开启，也就无法完全避免由于雪崩击穿所带来的器件失效问题；另外，也不能通过高能量的硼注入或深扩散减小功率MOSFET的N+源区下的P-body区电阻的方式来无限降低寄生BJT基区电阻，因为这样会加大MOSFET器件的阈值电压(沟道开启电压)。

发明内容

本发明提供一种具有优化雪崩击穿电流路径的超结MOSFET器件，在现有超结MOSFET器件中，通过增加超结结构的第二导电类型掺杂柱区顶部的惨遭浓度(相当于在超结结构的第二导电类型掺杂柱区顶部嵌入一个更高掺杂浓度的第二导电类型的浮岛结构)来固定超结MOSFET器件的雪崩击穿点，同时采用槽形金属化源电极来缩短雪崩击穿电流的路径。最终使得雪崩击穿电流路径避开寄生BJT的基区电阻，在超结MOSFET器件发生雪崩击穿时，有效避免寄生三极管的开启，从而提高超结MOSFET器件在非箝位电感负载应用中的可靠性(即抗UIS失效能力)。

本发明技术方案如下：