[发明专利]一种具有优化雪崩击穿电流路径的超结MOSFET器件

权利要求书

1.一种具有优化雪崩击穿电流路径的超结MOSFET器件，包括金属化源电极（1）、多晶硅栅电极（2）、栅介质层（3）、两个第一导电类型半导体掺杂源区（4）、两个第二导电类型半导体掺杂接触区（6）、两个第二导电类型半导体掺杂柱区（8）、一个第一导电类型半导体掺杂柱区（9）、第一导电类型半导体掺杂衬底（10）和金属化漏电极（11）；

金属化漏电极（11）位于第一导电类型半导体掺杂衬底（10）背面；两个第二导电类型半导体掺杂柱区（8）夹一个第一导电类型半导体掺杂柱区（9）形成超结结构并位于第一导电类型半导体掺杂衬底（10）正面；超结结构顶部两侧分别具有一个第二导电类型半导体体区（5），第二导电类型半导体体区（5）分别与第二导电类型半导体掺杂柱区（8）和第一导电类型半导体掺杂柱区（9）相接触；两个第二导电类型半导体体区（5）中分别具有一个第一导电类型半导体掺杂源区（4）和一个第二导电类型半导体掺杂接触区（6）；所述多晶硅栅电极（2）位于第二导电类型半导体体区（5）和第一导电类型半导体掺杂柱区（9）上方，与第二导电类型半导体体区（5）和第一导电类型半导体掺杂柱区（9）之间通过栅介质层（3）相绝缘；所述金属化源电极（1）位于器件的最上层，两端分别与两个第二导电类型半导体体区（5）中的第一导电类型半导体掺杂源区（4）和第二导电类型半导体掺杂接触区（6）相接触，与多晶硅栅电极（2）之间通过隔离介质相绝缘；

其特征在于，所述具有优化雪崩击穿电流路径的超结MOSFET器件还包括两个第二导电类型半导体掺杂岛区（7）；所述两个第二导电类型半导体掺杂岛区（7）分别位于两个第二导电类型半导体掺杂柱区（8）的顶部，其掺杂浓度比第二导电类型半导体掺杂柱区（8）的掺杂浓度更高；所述金属化源电极（1）两端向下延伸进第二导电类型半导体体区（5），形成沟槽结构；所述第二导电类型半导体掺杂接触区（6）位于金属化源电极（1）为两端的沟槽底部并靠近第二导电类型半导体掺杂岛区（7）。

2.根据权利要求1所述的具有优化雪崩击穿电流路径的超结MOSFET器件，其特征在于，当所述第一导电类型半导体为N型半导体、第二导电类型半导体为P型半导体时，所述超结MOSFET器件为N沟道超结MOSFET器件。

3.根据权利要求1所述的具有优化雪崩击穿电流路径的超结MOSFET器件，其特征在于，当所述第一导电类型半导体为P型半导体、第二导电类型半导体为N型半导体时，所述超结MOSFET器件为P沟道超结MOSFET器件。 

4.一种N沟道的雪崩路径优化超结MOSFET结构，其特征是P柱区的深度、宽度、浓度和P岛区的宽度、浓度由电荷平衡原理和抗UIS失效能力进行具体设定。

5.根据权利要求1所述的一种N沟道的雪崩路径优化超结MOSFET结构，其特征是所述一种N沟道的雪崩路径优化超结MOSFET结构可以采用体硅、碳化硅、砷化镓、磷化铟或锗硅等半导体材料制作。

6.根据权利要求1所述的一种N沟道的雪崩路径优化超结MOSFET结构，其特征是N^-漂移区的浓度可以根据导通电阻的要求进行具体设定。N^-漂移区的厚度可以根据击穿电压的要求进行具体设定。

7.根据权利要求3所述的一种P沟道的雪崩路径优化超结MOSFET结构，其特征是具有槽型源电极接触，槽型接触孔的深度可以根据实际进行调整。

8.根据权利要求3所述的一种P沟道的雪崩路径优化超结MOSFET结构，其特征是N柱区的深度、宽度、浓度和N岛区的宽度、浓度由电荷平衡原理和抗UIS失效能力进行具体设定。

9.根据权利要求3所述的一种P沟道的雪崩路径优化超结MOSFET结构，其特征是所述一种P沟道的雪崩路径优化超结MOSFET结构可以采用体硅、碳化硅、砷化镓、磷化铟或锗硅等半导体材料制作。

10.根据权利要求3所述的一种P沟道的雪崩路径优化超结MOSFET结构，其特征是P^-漂移区的浓度可以根据导通电阻的要求进行具体设定；P^-漂移区的厚度可以根据击穿电压的要求进行具体设定。