[发明专利]一种MOS型高压集成电路及制作方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，尤其涉及一种MOS型高压集成电路及制作方法。

背景技术

半导体集成电路，按照器件结构分类，有双极型集成电路、MOS型集成电路、双极和MOS混合集成电路(简称为BiCMOS)、双极/MOS/功率双扩散MOS混合集成电路(简称为BCD)等；按照工作电压分类，有低压集成电路和高压集成电路。

MOS型高压集成电路的定义：在常规的低压集成电路(工作电压3.3～6伏)基础上，集成了高压NMOS和高压PMOS，应用电压大于6伏(一般都大于9伏)的MOS型集成电路；在MOS型高压集成电路中，一般都至少包含有低压NMOS、低压PMOS(统称为低压CMOS)和高压NMOS、高压PMOS(统称为高压MOS)，小部分MOS型高压集成电路中不包含高压PMOS。

如图1所示，在MOS型高压集成电路中，其中的低压CMOS部分都是常规的器件结构和制造方法，而其中的高压MOS部分有多种器件结构和制造方法；现有技术中，9～18伏MOS型高压集成电路的器件结构和制造方法如下：

步骤101，在衬底上制作N阱和P阱；

步骤102，制作场氧化层(Fox)和P场掺杂区(PF)；

步骤103，制作栅氧化层和多晶硅栅；

步骤104，N型漂移区(N-)光刻、离子注入；

步骤105，P型漂移区(P-)光刻、离子注入；

步骤106，漂移区扩散；

步骤107，制作N型轻掺杂漏区(NLDD)和侧墙；

步骤108，N型重掺杂源漏区(N+)光刻、离子注入；

步骤109，P型重掺杂源漏区(P+)光刻、离子注入；

步骤110，退火(生成的MOS型高压集成电路如图2所示)。

在以上工艺流程中，N型漂移区(N-)和P型漂移区(P-)是为了实现高压NMOS和高压PMOS而制作的，即上述流程中步骤104、105和106是为了制作高压NMOS和高压PMOS而设置的工艺步骤，这种MOS型高压集成电路的制造成本比较高。

发明内容

本发明提供一种MOS型高压集成电路及制作方法，本发明所提供的方法解决现有技术中制作高压集成电路的工序复杂，并且制造成本比较高的问题。

本发明提供一种MOS型高压集成电路，包括：

设置在衬底上的高压PMOS和高压NMOS，其中，高压PMOS的沟道长度等于设置在该高压PMOS上的多晶硅栅与N阱有源区的叠加宽度，高压NMOS的沟道长度等于设置在该高压NMOS上的多晶硅栅的宽度；

在高压NMOS的漏极结构中的第一重掺杂漏区N+的侧壁被轻掺杂漏区NLDD包围，所述第一重掺杂漏区N+的侧壁与侧墙边缘和场氧化层边缘间隔设定距离；

在高压PMOS的漏极结构中第二重掺杂漏区P+的侧壁被P场掺杂区PF包围，所述第二重掺杂漏区P+的侧壁与多晶硅栅边缘间隔设定距离。

在高压PMOS的漏极结构中，多晶硅栅的一部分延伸至场氧化层上方。

NLDD的掺杂浓度与第一重掺杂漏区N+浓度的比值小于第一阈值；P场掺杂区PF的掺杂浓度与第二重掺杂漏区P+的浓度的比值小于第二阈值。

本发明还提供一种MOS型高压集成电路的制造方法，包括：

在衬底上制作N阱和P阱，并按照MOS型高压集成电路规则在N阱和P阱表面的设定区域覆盖场氧化层，形成场区和有源区；

在N阱和P阱的设定区域中注入硼离子形成P场掺杂区PF；

在有源区表面生成栅氧化层；

在N阱栅氧化层和场氧化层的表面形成第一多晶硅栅，在P阱栅氧化层表面形成第二多晶硅栅；

在第二多晶硅栅两侧的P阱中制作N型轻掺杂漏区NLDD；

在第一多晶硅栅和第二多晶硅栅的两侧制作侧墙；

在P阱和N阱中进行光刻、离子注入和退火形成N型重掺杂源漏区N+和P型重掺杂源漏区P+。

第一多晶硅栅延伸至场氧化层Fox上方设定长度。

所述设定长度为0.5～1.5微米中的任一值。

所述P场掺杂区PF的设定区域包括：

高压PMOS的源极与漏极之间的场氧化层下方，高压PMOS漏极侧面的场氧化层下方，高压NMOS区域中所有场氧化层的下方。

上述技术方案中的一个或两个，至少具有如下技术效果：

本发明实施例所提供的方法和装置，弱化了高压MOS集成电路的表面电场，将高压MOS的源漏击穿由表面转移至体内，源漏击穿电压因此大大提升。