[发明专利]晶体管的制作方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及一种晶体管的制作方法。

背景技术

随着半导体器件集成度不断增大，与半导体器件相关的临界尺寸不断减小，低电阻率的互连结构成为制造高集成度半导体器件的一个关键要素。因此，金属硅化物和自对准金属硅化物及形成工艺已被广泛地用于降低MOS晶体管的栅极、源极、漏极的表面电阻和接触电阻，进而降低电阻电容延迟时间。现有的自对准金属硅化物技术中，由于硅化镍具有较小的接触电阻和较小的硅消耗，容易达到较窄的线宽，因此硅化镍被视为一种较为理想的金属硅化物。

图1～图3为现有具有硅化镍接触区的晶体管制作方法的剖面结构示意图。

首先参考图1，提供半导体衬底100，所述半导体衬底100上形成有栅极结构，所述栅极结构包括依次位于半导体衬底100上栅介质层101和栅电极102，所述栅极结构的侧壁形成有侧墙103。

参考图2，在所述栅极结构两侧的半导体衬底100内形成源/漏区104。

参考图3，在所述源/漏区104和栅极结构表面形成镍金属层(未图示)，对所述镍金属层进行退火，在源/漏区104上形成硅化镍接触区105，在栅极结构上形成硅化镍接触区106。

更多关于硅化镍接触区的制作方法请参考公开号为US2010/0117238A1的美国专利。

现有技术中，在退火形成源/漏区104上的硅化镍接触区105时，通常还会形成倒棱锥体的硅化镍或二硅化镍钉入(spiking)到晶体管栅极结构下方的沟道区内，容易导致源/漏区击穿或短路，影响器件的稳定性。

发明内容

本发明解决的问题是提供一种晶体管的制作方法，提高器件的稳定性。

为解决上述问题，本发明提供一种晶体管的制作方法，包括：

提供半导体衬底，所述半导体衬底表面形成有栅极结构；

所述栅极结构为掩膜，刻蚀去除部分厚度的半导体衬底；

在栅极结构两侧的半导体衬底上形成侧墙；

在栅极结构和侧墙两侧的半导体衬底上形成硅外延层；

对所述栅极结构和侧墙两侧的硅外延层和半导体衬底进行掺杂，形成源/漏区；

在源/漏区和栅极结构上形成硅化镍接触区。

可选的，所述刻蚀去除部分厚度的半导体衬底采用等离子体刻蚀工艺。

可选的，所述刻蚀去除部分厚度的半导体衬底的去除厚度为100～300埃。

可选的，所述侧墙的材料为氧化硅或氮化硅。

可选的，所述硅外延层的厚度为100～300埃。

可选的，所述硅化镍接触区的形成步骤包括：在硅外延层和栅极结构表面形成镍金属层；对镍金属层进行退火工艺，镍金属层中的镍与硅外延层及栅极结构中的硅材料在退火过程中进行反应，在源/漏区和栅极结构上形成硅化镍接触区。

可选的，所述在形成镍金属层步骤之后，还包括步骤：在所述镍金属层表面形成氮化钛层。

可选的，所述退火工艺包括第一退火工艺和第二退火工艺。

可选的，所述第一退火工艺的退火温度为220～300摄氏度，时间为20～90秒。

可选的，所述第二退火工艺的退火温度为400～600摄氏度，时间为20～90秒。

与现有技术相比，本发明技术方案具有以下优点：

形成侧墙前，先刻蚀去除部分厚度的半导体衬底，然后在栅极结构和侧墙两侧的半导体衬底上形成硅外延层，在金属镍与硅外延层中的硅反应形成源/漏区上的硅化镍接触区时，由于硅外延层和晶体管的沟道间有侧墙的阻隔，金属镍不能通过侧墙扩散到沟道区，与沟道区的硅反应，防止在沟道区形成锥形硅化镍缺陷，避免了源/漏区击穿或短路，提高器件的稳定性。

附图说明

图1～图3为现有具有硅化镍接触区的晶体管制作方法过程的剖面结构示意图；

图4为本发明实施例晶体管制作方法的流程示意图；

图5～图9为本发明实施例晶体管制作方法的剖面结构示意图。

具体实施方式

发明人在现有制作晶体管的过程发现，在源/漏区形成硅化镍接触区时，金属镍不但与栅极结构两侧半导体衬底内的硅反应形成硅化镍，金属镍同时也会向栅极结构下方的沟道区扩散，与沟道区的硅反应形成硅化镍，使得硅化镍向沟道区侵蚀，形成图3所示的沟道区的锥形硅化镍缺陷，容易导致源/漏区击穿或短路，影响器件的稳定性。