[发明专利]半导体集成器件及其形成方法

权利要求书

1.一种半导体集成器件形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底具有第一区域和与第一区域对应的第二区域，所述第一区域的半导体衬底表面具有氧化层；

在所述半导体衬底表面形成多晶硅层；

减薄第二区域的多晶硅层，使得第二区域的多晶硅层厚度小于第一区域的多晶硅层厚度；

部分刻蚀第一区域的多晶硅层和第二区域的多晶硅层直至暴露出半导体衬底，在第一区域形成多晶硅伪栅，在第二区域形成电阻；

在所述半导体衬底表面形成阻挡层，且所述阻挡层覆盖所述多晶硅伪栅和电阻；

在所述阻挡层表面形成介质层；

平坦化所述介质层直至暴露出第二区域的阻挡层表面以及同时暴露出第一区域的多晶硅伪栅表面；

去除多晶硅伪栅和氧化层，形成开口；

在所述开口的底部和侧壁形成栅介质层，在所述栅介质层表面形成填充开口的栅金属层。

2.如权利要求1所述的半导体集成器件形成方法，其特征在于，第二区域的多晶硅层厚度小于第一区域的多晶硅层厚度100埃至200埃。

3.如权利要求1所述的半导体集成器件形成方法，其特征在于，所述多晶硅层厚度为300埃至1000埃。

4.如权利要求1所述的半导体集成器件形成方法，其特征在于，减薄第二区域的多晶硅层的工艺为等离子体刻蚀、化学试剂刻蚀、或化学机械抛光。

5.如权利要求1所述的半导体集成器件形成方法，其特征在于，所述阻挡层的材料为氮化硅。

6.如权利要求1所述的半导体集成器件形成方法，其特征在于，所述阻挡层的厚度为100埃至150埃。

7.如权利要求1所述的半导体集成器件形成方法，其特征在于，所述介质层的材料为氧化硅、掺磷的氧化硅、掺硼的氧化硅或掺硼磷的氧化硅。

8.如权利要求1所述的半导体集成器件形成方法，其特征在于，所述栅介质层材料为高k材料。

9.如权利要求8所述的半导体集成器件形成方法，其特征在于，所述栅介质层材料为氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽或铌酸铅锌。

10.如权利要求1所述的半导体集成器件形成方法，其特征在于，所述栅金属层为单一覆层或多层堆叠结构。

11.如权利要求10所述的半导体集成器件形成方法，其特征在于，当所述栅金属层为单一覆层时，所述栅金属层材料为铝、铜、银、金、铂、镍、钛、钴、铊、钽、钨、钛钨、或镍铂。

12.如权利要求10所述的半导体集成器件形成方法，其特征在于，当所述栅金属层为多层堆叠结构时，所述金属层包括：位于所述栅介质层表面的功函数金属层，和位于所述功函数金属层表面的铝金属层。

13.如权利要求12所述的半导体集成器件形成方法，其特征在于，所述功函数金属层材料为TiN、Ti、Ta、TiAl或TaN。

14.如权利要求1所述的半导体集成器件形成方法，其特征在于，所述栅介质层和所述栅金属层的总厚度为电阻的厚度的1.1倍至2倍。

15.一种半导体集成器件，其特征在于，包括：

半导体衬底，所述半导体衬底具有第一区域和与第一区域对应的第二区域；

位于第一区域的半导体衬底表面的栅介质层；

位于所述栅介质层表面的栅金属层；

位于所述栅介质层和栅金属层两侧的半导体衬底内的源极区和漏极区；

位于所述第二区域的半导体衬底表面的电阻，且所述栅介质层和所述栅金属层的总厚度为电阻的厚度的1.1倍至2倍；

位于所述栅介质层和栅金属层两侧的半导体衬底表面、且覆盖所述电阻的阻挡层。

16.如权利要求15所述的半导体集成器件，其特征在于，所述电阻材料为多晶硅。

17.如权利要求15所述的半导体集成器件，其特征在于，所述栅介质层材料为高k材料。