[发明专利]一种利用Xilinx PROM实现FPGA配置的装置和方法

说明书

技术领域

本发明属于嵌入式系统，具体讲涉及一种利用Xilinx PROM实现FPGA多重配置和方法。 

背景技术

FPGA采用逻辑单元阵列LCA(Logic Cell Array)，FPGA包括可配置逻辑模块CLB(Configurable Logic Block)、输出输入模块IOB(Input Output Block)和内部连线(Interconnect)三个部分。FPGA是可编程器件，与传统逻辑电路和门阵列(如PAL，GAL及CPLD器件)相比，FPGA具有不同的结构，FPGA利用小型查找表(16×1RAM)来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了即可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次编程。 

FPGA有多种配置模式，例如有：一片FPGA加一片EPROM的方式的并行主模式、支持一片PROM编程多片FPGA的主从模式、采用串行PROM编程FPGA的串行模式或将FPGA作为微处理器的外设，由微处理器对其编程的外设模式。 

现有的FPGA都是在PROM中存储单个版本，在需要修改逻辑版 本时，需要对FPGA重新进行烧写逻辑，若想要在同一个FPGA上实现多种不同的配置，则需要相应的多块PROM，这无疑大大增加了FPGA的线路和接口的开销，提高了FPGA的使用成本，且改变FPGA的配置也非常麻烦。 

发明内容

本发明的目的在于，提出一种利用Xilinx PROM实现FPGA配置的装置和方法，使FPGA在每次启动时具有可改变配置的能力，可以根据实际的需求来改变FPGA的功能。 

为实现上述目的，本发明提供一种利用Xilinx PROM实现FPGA配置的装置，所述装置包括：FPGA，其改进之处在于，与所述FPGA连接的XCF32P单元。 

本发明提供的优选技术方案中，所述FPGA包括主控制模块和多重逻辑模块；所述主控制模块控制所述多重逻辑模块进行工作。 

本发明提供的第二优选技术方案中，所述XCF32P单元的内部设有类型存储模块；所述XCF32P单元的外部依次设有引脚CE、OE/RESET、REV_SEL、D[0:7]、CF、EN_EXT_SEL；所述类型存储模块设有4个配置镜像(Design Revision)。 

本发明提供的第三优选技术方案中，所述主控制模块设置有控制逻辑状态机和MB触发器；所述主控制模块依次设有引脚RESET、MB Trigger、REV_SEL[1:0]；所述主控制模块将所述控制逻辑状态机和所述MB触发器发出的指令传输到所述多重逻辑模块。 

本发明提供的第四优选技术方案中，所述多重逻辑模块设置的引 脚数量为二，其中一个由所述多重逻辑模块的输出进行驱动；另一个与所述OE/RESET引脚连接。 

本发明提供的第五优选技术方案中，所述引脚OE/RESET、REV_SEL[1:0]、D[0:7]和CF分别与所述多重逻辑模块连接；所述引脚CE和EN_EXT_SEL接地。 

本发明提供的第六优选技术方案中，所述引脚CE接地，以确保PROM一直处于启用状态；所述REV_SEL[1:0]引脚在所述XCF32P单元内部可编程设计修订控制位，用来选择存储在所述类型存储模块的配置镜像；所述CF引脚由所述多重逻辑模块的输出驱动；所述EN_EXT_SEL引脚决定是使用外部引脚还是内部控制位来选择配置镜像。 

本发明提供的第七优选技术方案中，所述RESET引脚用于复位所述控制逻辑状态机和所述MB触发器；所述MB Trigger引脚用于将所述MB触发器发出的指令传输到所述多重逻辑模块。 

本发明提供的第八优选技术方案中，所述类型存储模块中的配置镜像是2个。 

本发明提供的第九优选技术方案中，提供一种实现FPGA配置的方法，其改进之处在于，所述方法包括如下步骤：