[发明专利]一种利用Xilinx PROM实现FPGA配置的装置和方法

权利要求书

1.一种利用Xilinx PROM实现FPGA配置的装置，所述装置包括：FPGA，其特征在于，与所述FPGA连接的XCF32P单元。

2.根据权利要求1所述的装置，其特征在于，所述FPGA包括主控制模块和多重逻辑模块；所述主控制模块控制所述多重逻辑模块进行工作。

3.根据权利要求1所述的装置，其特征在于，所述XCF32P单元的内部设有类型存储模块；所述XCF32P单元的外部依次设有引脚CE、OE/RESET、REV_SEL、D[0:7]、CF、EN_EXT_SEL；所述类型存储模块设有4个配置镜像(Design Revision)。

4.根据权利要求2所述的装置，其特征在于，所述主控制模块设置有控制逻辑状态机和MB触发器；所述主控制模块依次设有引脚RESET、MB Trigger、REV_SEL[1:0]；所述主控制模块将所述控制逻辑状态机和所述MB触发器发出的指令传输到所述多重逻辑模块。

5.根据权利要求2所述的装置，其特征在于，所述多重逻辑模块设置的引脚数量为二，其中一个由所述多重逻辑模块的输出进行驱动；另一个与所述OE/RESET引脚连接。

6.根据权利要求3所述的装置，其特征在于，所述引脚OE/RESET、REV_SEL[1:0]、D[0:7]和CF分别与所述多重逻辑模块连接；所述引脚CE和EN_EXT_SEL接地。

7.根据权利要求3所述的装置，其特征在于，所述引脚CE接地，以确保PROM一直处于启用状态；所述REV_SEL[1:0]引脚在所述XCF32P单元内部可编程设计修订控制位，用来选择存储在所述类型存储模块的配置镜像；所述CF引脚由所述多重逻辑模块的输出驱动；所述EN_EXT_SEL引脚决定是使用外部引脚还是内部控制位来选择配置镜像。

8.根据权利要求3所述的装置，其特征在于，所述RESET引脚用于复位所述控制逻辑状态机和所述MB触发器；所述MB Trigger引脚用于将所述MB触发器发出的指令传输到所述多重逻辑模块。

9.根据权利要求3所述的装置，其特征在于，所述类型存储模块中的配置镜像是2个。

10.根据1-9项权利要求任一项所述装置的实现FPGA配置的方法，其特征在于，所述方法包括如下步骤：

1：所述FPGA从初始状态进入0状态，对设计中使用的变量或信号进行置位/复位；所述控制逻辑状态机收到来自所述FPGA设计的动态重配置的触发信号后，从0状态进入1状态；2：所述多重逻辑模块将低电平信号驱动到所述XCF32P单元的所述CF引脚上，并将主应用设置好的配置镜像传至所述XCF32P单元的所述REV_SEL[0:1]引脚；到指定的REV_SEL建立时间后，所述控制逻辑状态机从1状态进入2状态；3：将高电平信号和低电平信号分别传输到所述XCF32P单元的所述CF引脚和所述FPGA上的所述PROG_B引脚；300ns后，FPGA开始对配置存储器重新初始化；所述INIT_B引脚变为高电平时，所述XCF32P单元将存储在被选中的配置镜像中的配置数据发送到所述FPGA中。

11.根据权利要求10所述的方法，其特征在于，所述步骤2中，建立REV_SEL的时间为300ns。

12.根据权利要求10所述的方法，其特征在于，所述步骤3中，在重配置完成后，所述FPGA配置逻辑通过将DONE引脚置为高电平发出信号，随后所述控制逻辑状态机回到0状态；所述DONE引脚设置在所述FPGA上，所述DONE引脚完成由所述XCF32P单元到所述FPGA的数据加载。