[发明专利]功率MOSFET器件及其制造方法

说明书

技术领域

本发明涉及一种MOSFET器件及其制造方法，尤其是一种功率MOSFET器件及其制造方法，属于功率MOSFET器件的技术领域。

背景技术

沟槽型功率MOSFET器件（Trench MOSFET）通常可以获得更高的单位面积电流密度，因此是一种提高产品性价比的重要技术选择。缩小器件芯片面积可以有效的降低器件的制造成本，但是通过直接缩小器件的有源区面积会降低器件导通电流的能力，并不可取，那么一种不影响器件耐压性能并且更为紧凑的终端保护区结构就会具备更有竞争力的成本优势。

目前，中国专利ZL 200710302461.4中公开了《一种深沟槽大功率MOS器件及其制造方法》，其涉及了一种利用四次光刻技术制造的沟槽型功率MOS器件；所述沟槽型功率MOS器件的结构如中国专利ZL 200710302461.4中附图4所示。所述中国专利ZL 200710302461.4发明的基本思想是：沟槽型功率MOS器件，在所述MOS器件的截面上，包括由沟槽型元胞构成的器件有源区和采用沟槽型结构形成的器件终端保护区；所述终端保护区包括沟槽型的保护环和沟槽型的截止环；所述沟槽型的保护环和沟槽型的截止环的两侧均设置有P阱层，并且相应沟槽伸入至P阱层下方的N型外延层内。所述中国专利ZL 200710302461.4还公开了形成MOS器件结构的制造方法，所述制造方法公开了利用四次光刻形成MOS结构，其包括使用沟槽光刻版形成沟槽，使用源极光刻版形成源极，使用孔光刻版形成孔，使用金属光刻版形成金属电极。

如中国专利ZL 200710302461.4中附图4所示，所述器件的终端保护区包括位于内圈的至少一个保护环和位于外圈的一个截止环所组成，所述截止环包括一个沟槽型的截止环和位于沟槽外侧的P阱层或者上方带N+注入区域的P阱层，所述截止环占据了整个终端保护区宽度的30%-40%，因此，若采用中国专利ZL 200710302461.4中所介绍的沟槽型功率MOS器件及其制造方法，那么所述MOS器件制造成本下降空间将非常有限。

此外，由于所述沟槽型截止环两侧均设置有P阱层，沟槽伸入至P阱层下方的N型外延层内，沟槽外侧的P阱层上方设置有N+注入区域，所以，在器件耐压工作时，真正起到漏电截止作用的是所述沟槽，此时沟槽内填充的导电多晶硅具有高电位，而所述沟槽外侧的N+注入区域被P阱层所包含并且又位于沟槽外侧，因此N+注入区域基本不具有漏电截止作用。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种功率MOSFET器件及其制造方法，其结构紧凑，降低了MOSFET器件的制造成本，提高了MOSFET器件的耐压能力。

按照本发明提供的技术方案，所述功率MOSFET器件，在所述功率MOSFET器件的俯视平面上，包括位于半导体基板上的有源区及终端保护区，所述有源区位于半导体基板的中心区，所述终端保护区环绕包围有源区；所述终端保护区包括分压区；其创新在于：

在所述功率MOSFET器件的俯视平面上，在所述分压区外圈的划片槽内设有划片槽沟槽台阶，所述划片槽沟槽台阶环绕分压区；

在所述功率MOSFET器件的截面上，所述划片槽沟槽台阶在半导体基板内的第一导电类型漂移区向半导体衬底方向延伸，划片槽沟槽台阶的侧壁邻近分压区，且划片槽沟槽台阶的侧壁沿着划片槽指向分压区的方向在第一导电类型漂移区内延伸；

划片槽沟槽台阶的侧壁及底部均覆盖有绝缘栅氧化层，在覆盖有绝缘栅氧化层的划片槽沟槽台阶上淀积有导电多晶硅侧墙，所述导电多晶硅侧墙与划片槽沟槽台阶的侧壁及相应的底部相对应；在划片槽沟槽台阶内的导电多晶硅侧墙及底部相应的绝缘栅氧化层上覆盖有绝缘介质层，所述绝缘介质层与终端保护区上的绝缘介质层连接成一体；划片槽沟槽台阶底部的下方设有第一导电类型沟槽台阶注入区，所述第一导电类型沟槽台阶注入区与划片槽沟槽台阶的底部相连；

所述半导体基板包括位于上部的第一导电类型漂移区和位于所述第一导电类型漂移区下方的第一导电类型衬底，所述第一导电类型衬底与第一导电类型漂移区相连。

在所述功率MOSFET器件的截面上，所述划片槽沟槽台阶的侧壁位于划片槽或终端保护区内。

在所述功率MOSFET器件的截面上，所述划片槽沟槽台阶底部下方的第一导电类型注入区的宽度与划片槽沟槽台阶底部宽度相近。

在所述功率MOSFET器件的截面上，所述终端保护区内对应的分压区采用沟槽结构时，位于第一导电类型漂移区上部的第二导电类型层贯穿整个终端保护区，且终端保护区内的第二导电类型层与划片槽沟槽台阶的侧壁相接触。