[发明专利]恒流电路以及基准电压电路

说明书

技术领域

本发明涉及恒流电路以及采用该恒流电路的基准电压电路，更详细地说涉及恒流电路的稳定动作。

背景技术

对现有的恒流电路进行说明。图9是示出采用现有的K值(驱动能力)之差的恒流电路的电路图。K值是利用K＝W/L·(μCox/2)求出的。这里，W表示栅极宽、L表示栅极长、μ表示载流子的迁移率、Cox表示每单位面积的栅极端子氧化膜电容。

现有的恒流电路由K值不同的增强型NMOS晶体管的晶体管91以及92、增强型PMOS晶体管的晶体管93以及94、和电阻95构成。

增强型NMOS晶体管91的源极端子与最低电位的接地端子100连接，漏极端子及栅极端子都与增强型NMOS晶体管92的栅极端子及增强型PMOS晶体管93的漏极端子连接。增强型NMOS晶体管92的源极端子经由电阻95与接地端子100连接，漏极端子与增强型PMOS晶体管94的栅极端子以及漏极端子、增强型PMOS晶体管93的栅极端子连接。增强型PMOS晶体管93以及94的源极端子都与最高电位的电源端子101连接。

接着，对现有的恒流电路的动作进行说明。增强型NMOS晶体管91的K值小于增强型NMOS晶体管92的K值。在电阻95中产生增强型NMOS晶体管91与增强型NMOS晶体管92的栅极端子源极端子间电压差，并利用增强型PMOS晶体管93以及94对流过电阻95的电流进行电流镜像(current mirror)，生成偏置电流(例如，参照专利文献1)。

【专利文献1】日本特开平3-238513号公报

但是，现有的恒流电路具有两个动作点。一个是偏置电流流过的通常动作点，另一个是偏置电流为0的动作点。当连接点291的电位为电源端子101的最高电位、连接点290的电位为接地端子100的最低电位时，固定在偏置电流为0的动作点，恒流电路不动作。因此，现有的恒流电路具有在启动时还另外需要启动电路的课题。

另外，当连接点291的电位伴随着电源端子101的上升而上升时，增强型NMOS晶体管91以及92的特性由于增强型NMOS晶体管92的沟道长度调制效应的影响而改变，偏置电流发生变动。即，现有恒流电路存在输入稳定度恶化的课题。

发明内容

本发明是鉴于上述课题而完成的，其提供不需要启动电路而输入稳定度良好的恒流电路。

为了解决上述课题，本发明的恒流电路具有：恒流生成电路，其具有NMOS晶体管和电阻；电流镜电路，其由一对耗尽型NMOS晶体管构成，这一对耗尽型NMOS晶体管流过上述恒流生成电路的电流，并且彼此的栅极端子相互连接；以及反馈电路，其将上述一对耗尽型NMOS晶体管的源极端子的电压保持为恒定。

根据本发明的恒流电路，在电流镜电路中使用耗尽型NMOS晶体管，由此在形成有沟道的状态下进行启动，所以在偏置电流为0的动作点不会稳定，而可靠地进行启动。因此，恒流电路不需要启动电路。另外，通过设置差动放大电路，增强型NMOS晶体管的漏极电压的变化的反馈相等地施加，所以耗尽型NMOS晶体管的漏极电流仅由W/L之比来决定。因此，通过提高反馈环路的增益特性，输入稳定度能够得到进一步改善。

附图说明

图1是示出本发明的恒流电路的框图。

图2是示出恒流源模块电路的具体例的恒流电路的电路图。

图3是示出恒流源模块电路的其它具体例的恒流电路的电路图。

图4是示出差动放大电路的具体结构例的恒流电路的电路图。

图5是示出差动放大电路的其它结构例的恒流电路的电路图。

图6是示出差动放大电路的其它结构例的恒流电路的电路图。

图7是示出差动放大电路的其它结构例的恒流电路的电路图。

图8是示出采用本发明恒流电路的基准电压电路一例的电路图。

图9是示出现有恒流电路的结构例的电路图。

标号说明

100接地端子

101电源端子

102恒流输出端子

103  P沟道共源共栅端子

104  N沟道共源共栅端子

105第二电源端子

106基准电压输出端子

111差动放大电路

112恒流生成模块电路

113恒流源

具体实施方式

图1是示出本发明的恒流电路的框图。本发明的恒流电路由恒流生成模块电路112、差动放大电路111和耗尽型NMOS晶体管13以及14构成。