[发明专利]异质结双极晶体管制造方法和包括异质结双极晶体管的集成电路

权利要求书

1.一种制造异质结双极晶体管(100)的方法，所述异质结双极晶体管包括衬底(10)，所述衬底的上部区域包括以浅沟槽绝缘区(30)为边界的双极晶体管有源区(20)，所述有源区包括埋入的集电极区，该集电极区的深度延伸到超过浅沟槽绝缘区的深度，所述方法包括：

在与所述有源区相邻的衬底中形成沟槽(44)，所述沟槽延伸通过所述浅沟槽绝缘区；

用杂质(48，82)至少部分地填充所述沟槽；以及

通过扩展所述杂质使其延伸到衬底中的深度超过浅沟槽绝缘区的深度，来在衬底中形成集电极连接。

2.根据权利要求1所述的方法，还包括：

在衬底(10)上提供包括栅极氧化层(32)、多晶硅层(34)和氮化物保护层(36)在内的叠层；

在叠层中形成另外的沟槽(38)来暴露出所述有源区(20)；

在所得到的结构上生长外延层(40)；

形成所述沟槽(44)；

在所述沟槽和所述另外的沟槽中生长间隔体(46)；以及

在所述间隔体之间沉积掺杂多晶硅材料(48)。

3.根据权利要求2所述的方法，其中所述外延层(40)是Si:Ge:C层。

4.根据权利要求2或3所述的方法，其中扩展所述杂质的步骤(48’)包括将掺杂多晶硅材料向外扩散至衬底中。

5.根据权利要求2-4中任一项所述的方法，在沉积掺杂多晶硅材料(48)之后还包括：

提供图案化掩模(50)来覆盖所述叠层，所述图案化掩模限定了双极晶体管(100)的栅极区；

去除叠层的暴露区域以限定所述栅极区；以及

去除所述图案化掩模。

6.根据权利要求5所述的方法，其中所述图案化掩模(50)还覆盖所述沟槽(44)。

7.根据权利要求2或3所述的方法，其中在生长外延层(40)之前同时形成所述沟槽(44)和所述另外的沟槽(38)，并且其中所述沟槽(44)具有的宽度使得至少所述沟槽的底部被所述间隔体(46)完全填充，所述方法还包括：

从所述沟槽中去除掺杂多晶硅材料(48)；

从所述沟槽和所述另外的沟槽(38)中去除间隔体；

从所述沟槽的底部选择性地去除外延材料；以及

随后注入所述杂质(82)。

8.根据权利要求7所述的方法，还包括：

在所述间隔体(46)去除之前去除氮化物层(36)；以及

在从沟槽(44)的底部选择性地去除外延材料(40)之前利用掩模部分(50)保护所述另外的沟槽(38)，该选择性去除步骤还包括从没有被所述掩模部分覆盖的区域中去除多晶硅层(34)和栅极氧化层(32)。

9.根据权利要求7或8所述的方法，还包括：在杂质注入之后在所得到的结构上形成间隔体(52)。

10.根据权利要求1所述的方法，还包括附加步骤：

在衬底(10)上提供包括栅极氧化层(32)、多晶硅层(34)和氮化物保护层(36)在内的叠层；

在所述叠层中形成另外的沟槽(38)来暴露出有源区(20)；

在所得到的结构上生长外延层(40)；

在所述外延层上在所述另外的沟槽中形成间隔体(46)；

用掺杂多晶硅层材料(48)填充所述另外的沟槽的其余部分；

去除氮化物层(36)；

在所得到的结构的区域上形成图案化掩模(42)，使得通过图案化掩模覆盖栅极区；

去除所述叠层的多晶硅层(34)和栅极氧化层(32)的暴露部分；

去除所述图案化掩模(42)；

在衬底上所得到的结构的侧壁上形成间隔体(52)；以及

用另外的掩模(51)覆盖所述衬底，而使所述沟槽(44)的区域暴露，所述附加步骤是在形成所述沟槽的步骤之前执行的。