[发明专利]基于阻变栅介质的2T动态存储单元和阵列结构及其操作方法

说明书

技术领域

本发明属于存储器技术领域，涉及一种用于嵌入式动态存储器的2T器件和阵列结构，具体涉及一种基于阻变栅介质的2T动态存储单元和阵列结构及其操作方法。

背景技术

传统的动态随机存储器的存储单元典型地包括两个元件：存储电容器和存取晶体管，构成1T1C的结构。如图1所示的传统的动态随机存储器阵列结构，其中100至108是存取晶体管，109至111是位线，112至114是字线，115至117是位线上的寄生电容，118至126是存储电容器。通常传统的动态随机存储器的工作过程包括，下面以操作存取晶体管100和存储电容器118构成的存储单元为例：在写操作阶段，数据值被放在位线109上，字线112则被提升，根据数据值的不同，存储电容器118或者充电，或者放电，具体地，写入数据为1时，存储电容器118充电，写入数据为0时，存储电容器118放电。在读操作阶段，位线109首先被预充电，当使字线112有效时，在位线电容115和存储电容器118之间放生了电荷的重新分配，这时位线上的电压发生变化，这一变化的方向决定了被存放数据的值。1T1C结构动态随机存储器是破坏性的，这就是说存放在单元中的电荷数量在读操作期间被修改，因此完成一次读操作之后必须再恢复到它原来的值。于是完成读操作之后紧接着就是刷新操作。进行刷新操作之后才能进行下一步的读写操作。该种1T1C结构动态随机存储器依靠存储电容器存储数据，于是存储电容必须足够大以保证存储的可靠性，但是大电容的存在不仅占用面积，而且在半导体工艺中特征尺寸越来越小的发展趋势下，制造大电容非常困难，导致了物理或工艺实现上的障碍。

发明内容

为了达到上述目的，本发明提出一种用于嵌入式动态存储器的2T器件和阵列结构，更具体的涉及一种基于阻变栅介质的2T动态存储单元和阵列结构及其操作方法。

本发明的基于阻变栅介质的2T动态存储单元和阵列结构，包括写入管201，读取管202，存储部件203，写字线(WWL)204，写位线(WBL)205，读字线(RWL)206，读位线(RBL)207；写入管201的源端连接读取管202的栅极，

本发明中，写入管201有编程的作用；

本发明中，读取管202的栅极介质203为存储部件；

所述的203使用具有阻变特性材料，如HfOx，有绝缘、高阻、低阻三种不同状态，其中高阻、低阻之间转变可逆，分别由SET和RESET电压转变，而从绝缘态到高/低阻的过程叫做FORMING；

本发明中，编程时写字线204开启，写位线205端加的电压传至写管201源端(读管202的栅极)，从而改变存储部件203两端的电压，改变203的电阻值。

本发明中，在编程过程中，可以调节写字线204的电压进行限流。

本发明中读管结构如图3所示，在读取过程中，读入管栅极301连接写管的源端，302、303分别为读字线(RWL)和读位线(RBL)，栅极介质304是具有阻变特性材料，如HfOx，305为衬底，306为栅极漏电流，307、308分别为漏端电流和源端电流。读取时，通过写入管在301上施加一定电压，并在302上施加适当的电压(正的电压脉冲)，读取检测303上的电压变化或电流值；状态“1”和状态“0”栅介质的电阻不同，因此降落在栅介质上的电压不同，P型半导体上的电势就有差异，导致漏端电流308不同，303端的电压变化也不同；具体而言，当栅介质为高阻时，301与305之间的电压大部分降在栅介质上，P型区上的电势较低，漏端电流308也较小，303端电压上升的幅度较小，如图3A所示；当栅介质为低阻时，301与305之间的电压只有一部分降在栅介质上，P型区上的电势较高，308相对较大，303端电压上升的幅度较大，如图3B所示。

本发明中，图4显示了2T eDRAM存储单元单元的版图，其中405代表写入管401的漏端，连接写位线(WBL)，404代表写字线(WWL)，406为读取管402的漏端，连接读字线(RWL)，407为402的源端，连接读位(RBL)，403为阻变栅介质。

本发明中，2T eDRAM阵列结构中，501为一个单元，包括写管+读管，编程部位可看做MIS RRAM，502为写字线(WWL)，503为读字线(RWL)，504为写位线(WBL)，505为读位线(RBL)，读管栅极介质506有高、低阻不同状态(如图5所示)。

本发明的优点体现在：

(1)克服了传统的1T1C DRAM单元scaling down的困难，以及与标准CMOS工艺兼容性较差的问题；