[发明专利]一种金属化前电介质层制作方法

说明书

技术领域

本发明涉及一种半导体制造方法，特别涉及一种金属化前电介质层制作方法。

背景技术

众所周知，金属氧化物半导体场效应晶体管(Metal-Oxide Semiconductor Field Effect Transistor，MOS)器件结构包括栅极，位于栅极两侧的源极和漏极，栅极下方的导电沟道和所述栅极和导电沟道之间的栅氧化层。在栅极侧壁还具有环绕栅极的氮氧化物侧墙(Spacer)，氮氧化物侧墙一方面可以保护栅极，另一方面可以防止源、漏极注入与导电沟道过于接近而产生漏电流甚至源漏之间导通。根据导电沟道中载流子类型的不同，MOS又分为空穴型金属氧化物半导体场效应晶体管(PMOS)和电子型金属氧化物半导体场效应晶体管(NMOS)。在NMOS器件结构所在的器件层制作完毕后，还要在器件层之上制作金属互连层，由金属互连层为MOS之间的信号传输提供物理保证。因此，在器件层和第一金属互连层之间存在金属化前电介(Pre-Metal Dielectric，PMD)层，PMD层之上可以形成接触电极，该接触电极用于连接下方器件层中金属线和上方金属互连层中金属线，完成半导体器件金属互连。如图1所示，晶片的硅衬底中具有的浅沟槽隔离(STI)101将硅衬底隔离成若干个有源区，在硅衬底两个相邻有源区的器件面分别具有制作完成的NMOS器件，其中，NMOS器件的结构包括：硅衬底中形成的P阱102，硅衬底器件面依次生长的栅极氧化层104和栅极105组成的层叠栅极106，以及包围层叠栅极106的侧墙107和分别位于层叠栅极106两侧硅衬底中的源极和漏极(图中源极和漏极未画出)。PMD层108的材料可以是氧化硅(silicon oxide)。现有技术普遍采用化学气相沉积(CVD)的方法在器件层上方形成氧化硅层，然后化学机械研磨(CMP)氧化硅层形成PMD层108。CVD形成氧化硅层的方法有多种，其中一个方法是用四乙氧基硅烷(TEOS)与臭氧(O₃)反应生成氧化硅层。

随着半导体工艺尺寸的不断减小，导电沟道的长度也不断缩短，短沟道效应越来越明显，仅仅依靠缩小器件尺寸已经不能满足需求。应变工程技术(strain engineering)通过在导电沟道施加不同形式的应力进一步提高MOS器件性能。实验表明，对NMOS的栅极施加张应力(tensile stress)能够增加NMOS导电沟道中载流子迁移率，栅氧化层厚度变薄或保持不变的情况下使驱动电流大幅增长，最终提高NMOS的器件性能。

由应力工程技术的原理可见，如果能够增加NMOS的器件层上方的氧化硅层的张应力，例如PMD层的张应力，使其张应力施加在NMOS的栅极上，就能够提高NMOS的器件性能。

发明内容

有鉴于此，本发明解决的技术问题是：如何增加NMOS器件层上方的氧化硅层的张应力，从而提高NMOS器件速度。

为解决上述问题，本发明的技术方案具体是这样实现的：

一种金属化前电介质层的制作方法，提供具有NMOS器件结构的晶片，所述晶片的器件面上沉积氧化硅层，化学机械研磨所述氧化硅层后，其特征在于，该方法还包括：

所述氧化硅层进行第一等离子体处理，形成具有张应力的金属化前电介质层。

所述第一等离子体处理是在高频下，选择氮气、臭氧、氧气和氧化二氮气体中的任意一种或几种气体的组合形成等离子体。

所述形成等离子体的能量范围是30瓦到500瓦。

所述形成等离子体的气体流量是100到2000标况毫升每分钟。

所述第一次等离子体处理的轰击时间范围是1到5分钟。

所述沉积氧化硅层采用基于四乙氧基硅烷与臭氧反应的化学气相沉积。

一种金属化前电介质层的制作方法，该方法进一步包括：

在所述第一等离子体处理之后，在所述氧化硅层上方沉积氧化硅材料的盖层，对所述氧化硅材料的盖层进行第二等离子体处理。

所述沉积氧化硅材料的盖层采用基于四乙氧基硅烷与臭氧反应的化学气相沉积。

所述沉积氧化硅材料的盖层的厚度范围是50到200埃。

所述第二等离子体处理是在高频下，选择氮气、臭氧、氧气和氧化二氮气体中的任意一种或几种气体的组合形成等离子体；所述形成等离子体的能量范围是30瓦到500瓦；所述形成等离子体的气体流量是100到2000标况毫升每分钟；所述第二次等离子体处理的轰击时间范围是1到5分钟。