[发明专利]60V高边LDNMOS结构及其制造方法

说明书

技术领域

本发明涉及半导体器件技术领域，具体来说，本发明涉及一种0.35μm 60V高边LDNMOS结构及其制造方法。

背景技术

BCD工艺是一种先进的单片集成工艺技术，是电源管理、显示驱动、汽车电子等IC制造工艺的上佳选择，具有广阔的市场前景。今后，BCD工艺仍将朝着高压、高功率、高密度三个方向分化发展，是近年来的热门研究领域。BCD工艺把双极器件和CMOS器件同时制作在同一芯片上。它综合了双极器件高跨导、强负载驱动能力和CMOS器件集成度高、低功耗的优点，使其互相取长补短，发挥各自的优点。更为重要的是，BCD工艺集成了DMOS功率器件，DMOS器件可以在开关模式下工作，功耗极低，不需要昂贵的封装和冷却系统就可以将大功率传递给负载。低功耗是BCD工艺的主要优点之一，整合过的BCD工艺制程，可大幅降低功率耗损，提高系统性能，节省电路的封装费用，并具有更好的可靠性。

功率输出级DMOS管是此类电路的核心，往往占据整个芯片面积的1/2～2/3，它是整个集成电路的关键。DMOS与CMOS器件结构类似，也有源、漏、栅等电极，但是漏端击穿电压高。DMOS有的应用要求源端接有负载而不是接地，这种应用不仅要求漏端能承受高压，源端也要承受高压，这就是高边(High-side)LDNMOS器件。通常用的比较多的是低边(Low-side)LDNMOS器件，该工艺与结构相对比较简单，源端是和地短接在一起的，此时LDNMOS的源端接零电位。但是高边LDNMOS器件的源端接有负载，源端也要能承受高压，与低边LDNMOS结构相比，该器件的结构与工艺比较复杂，并且与低边LDNMOS的工艺兼容性不够好。

发明内容

本发明所要解决的技术问题是提供一种60V高边LDNMOS结构及其制造方法，栅极电压为3.3V或5V，源极与漏极的工作电压都为60V高压，并且工艺易实现，与低边LDNMOS工艺兼容。

为解决上述技术问题，本发明提供一种60V高边LDNMOS结构的制造方法，包括步骤：

提供P型硅衬底，在其上依次注入形成N型埋层和热生长P型外延层；

在所述P型外延层中高能注入第一N型杂质，并经高温扩散形成低浓度的高压N阱，作为所述高边LDNMOS结构的高压阱以及高压器件的自隔离；

依照标准CMOS工艺在所述P型外延层上进行局部氧化工艺，制作器件/电路部分的多个场氧化隔离；

在所述高边LDNMOS结构的源区部分图形曝光，高能注入P型杂质和第二N型杂质，并经高温扩散形成P型体区，作为所述高边LDNMOS结构的沟道；

在所述P型体区和场氧化隔离之间的所述P型外延层上形成栅氧化层，所述栅氧化层与所述P型体区相连接并与所述场氧化隔离邻接；

在所述高边LDNMOS结构的所述栅氧化层及其相邻的场氧化隔离上热生长多晶硅栅并形成多晶栅极，同时在所述高边LDNMOS结构的漏区形成多晶栅极场板；

依照标准CMOS工艺，以所述多晶栅极为对准层，在所述高边LDNMOS结构的源区以及漏区依次图形曝光，分别形成源极、漏极和P型体区引出端，所述源极和P型体区引出端位于所述P型体区中。

可选地，形成所述源极、漏极和P型体区引出端之后还包括步骤：

对所述高边LDNMOS结构进行快速热处理过程。

可选地，所述第一N型杂质为磷，所述第二N型杂质为砷。

可选地，所述P型杂质为硼。

可选地，所述栅氧化层的厚度为

为解决上述技术问题，相应地，本发明还提供一种60V高边LDNMOS结构，包括：

N型埋层，位于P型硅衬底中，所述P型硅衬底上形成有P型外延层；

低浓度的高压N阱，位于所述N型埋层之上、所述P型外延层之中，作为所述高边LDNMOS结构的高压阱以及高压器件的自隔离；

多个场氧化隔离，分布于所述P型外延层的表面；

P型体区，位于所述高压N阱中，作为所述高边LDNMOS结构的沟道；

栅氧化层，位于所述P型体区和场氧化隔离之间的所述P型外延层上，其与所述P型体区相连接并与所述场氧化隔离邻接；

多晶栅极，位于所述高边LDNMOS结构的所述栅氧化层及其相邻的场氧化隔离上；

源极、漏极和P型体区引出端，分布在所述P型外延层的表面，所述源极和P型体区引出端位于所述P型体区中。

可选地，所述栅氧化层的厚度为

与现有技术相比，本发明具有以下优点：