[发明专利]一种基于数字延迟锁相环的数字脉宽调制器

说明书

技术领域

本发明涉及数字控制开关电源的数字脉宽调制电路(DPWM)，尤其是应用于输出电压实时可调的数字控制开关电源电路中的一种基于数字延迟锁相环的数字脉宽调制器，属于集成电路设计的电子技术领域。

背景技术

采用数字反馈控制的开关电源，可以显着提高系统的性能，数字控制方法灵活多变，可实现复杂控制算法，且对外部条件变化的敏感度较低。因此数字控制开关电源越来越多的应用到SoC系统中，提供品质优良的电源电压，这也反过来对电源提出了更高的要求。

要求电源纹波越来越小，意味着控制环路中量化器的量化精度越来越高，即量化器具有高分辨率。并且为了消除数字控制环路中特有的由于量化分辨率不匹配带来的输出极限环振荡，也要求DPWM量化器具有高分辨率。另外，SoC系统中常常采用动态电压调制(DVS，Dynamic Voltage Scale)技术，能够根据不同的负载情况，改变所需的电源电压和工作频率值，从而降低系统总的功耗。而对于开关电源来讲，即为能够根据外部控制命令即时的转换输出电压值的大小。这对电源的瞬时响应速度也提出了较高的要求。

现有的数字脉宽调制器方案中，高分辨率的要求往往会导致电路面积或时钟工作频率过高，通常采用计数比较-延迟线混合结构的DPWM，在电路面积和时钟频率之间进行折中。混合型DPWM电路是将需要调制的占空比命令信号分为粗调部分和精调部分，共同作用于输出端的RS触发器，控制最终的占空比信号的大小。但是当工艺和环境条件变化时，混合型的DPWM的调节震荡频率漂移和调节非线性都是其致命的缺点，此时引入了延迟锁相环(DLL)DPWM，该种结构的DPWM解决了输出频率漂移的缺点，同时使得PWM的调节线性度得到了很大程度上的提高，这也就在很大的程度上提升了系统的性能指标，DLL DPWM分为两种类型：模拟DLL DPWM和数字DLL DPWM，本设计中采用后者，数字DLL DPWM相对于模拟DLL DPWM最大的优点在于调节灵活，可以轻易的采取复杂的算法来达到更好的性能，另外还有容易更新维护、寿命长等一些列优点，原有的数字DLL DPWM中的可编程逻辑单元采用的电路结构会使得芯片的面积很大，难以满足现实应用的要求，此设计中采用了精简型的可编程延迟单元电路模型，减小了系统面积，节省了系统开发的成本。

发明内容

本发明提供了一种基于数字延迟锁相环的数字脉宽调制器，在保持原有数字DLL DPWM方案中无频率漂移、好的线性度等优点的基础上，采用精简的可编程延迟单元结构，解决了所需面积过大的问题。

本发明采用的技术方案为：一种基于数字延迟锁相环的数字脉宽调制器，包括分频电路、DLL振荡环电路、清零信号产生电路和PWM输出逻辑电路，其特征是：

分频电路包括计数器和比较器，计数器的时钟信号输入端与系统时钟相连、计数器的复位信号输入端与系统复位信号相连，计数器的输出与比较器的一个输入端连接，比较器的另一个输入端接地；

清零信号产生电路包括比较器、选择器和一个二输入与门，比较器的一个输入端连接分频电路中计数器的输出，比较器的另一个输入端连接输入占空比命令信号的高位，选择器的控制信号输入端连接输入占空比命令信号的低位，系统时钟连接选择器的其中一个选择信号输入端，比较器及选择器的输出分别连接二输入与门的两个输入端；

PWM输出逻辑电路包括一个D触发器和一个二输入与门，D触发器的时钟端连接分频电路中比较器的输出端，D触发器的复位端连接二输入与门的输出端，D触发器的D输入端连接电源VDD，二输入与门的两个输入端分别连接系统复位信号及清零信号产生电路中二输入与门的输出端，D触发器的输出端为PWM输出逻辑电路的输出，即是系统的可调脉宽波形输出；

DLL振荡环电路包括控制电路、振荡电路和清零电路，其中：

控制电路包括D触发器、误差处理电路、控制信号输出逻辑、比较器和计数器，D触发器的数据输入端口与系统时钟相连，D触发器的输出与误差处理电路的误差输入端相连，误差处理电路的使能端与比较器的输出以及计数器的使能端连接在一起，误差处理电路的两个命令信号输出与控制信号输出逻辑连接，计数器的时钟输入端与系统时钟相连，计数器的输出与比较器的一个输入端连接，比较器的另一个输入端连接二进制码“11111”；