[发明专利]一种应用于快闪存储器中的动态LDPC纠错码方法

说明书

技术领域

本发明属于非挥发存储器中的数据纠错领域，特别涉及一种应用于快闪存储器中的动态LDPC纠错码方法。

背景技术

NAND型快闪存储器广泛地应用于MP3、智能手机、平板电脑等便携式电子产品。NAND型快闪存储器发展的一个重要趋势是MLC(Multi-Level Cell)技术的发展。MLC技术能够在一个存储单元上存储多比特的信息，因此能够成倍地提高存储容量，减少每比特存储成本，目前市场的NAND型快闪存储器均采用每个存储单元(cell)中存储2-bit信息的MLC技术，即2b/cell MLC技术。然而，随着NAND型快闪存储器制造工艺的不断进步，每个存储单元中存储3-bit信息的MLC技术，即3b/cell MLC技术将应用于新一代的NAND型快闪存储器产品。显然，3b/cell MLC技术能够显著提高存储容量，然而，却使得NAND型快闪存储器的可靠性急剧下降。其原因是对于MLC技术，每个存储单元中存储n-bit数据信息需要2ⁿ个电荷存储态，从2b/cell MLC技术发展到3b/cell MLC技术，则阈值电压窗口中电荷态的数量从4增加到8，因而相邻电荷态间的有效读取窗口急剧减少。这使得闪存读取操作时，读出信息中的页错误率(PER)显著上升。存储单元尺寸的缩小、MLC技术的进步等工艺原因所导致的闪存可靠性下降不可避免，因此通过可靠性设计技术，尤其是纠错码技术，来提高闪存的可靠性，成为新一代闪存应用的关键技术。

目前NAND型闪存均采用BCH(Bose-Chaudur-Hocquenghem)纠错码技术。BCH纠错码进行数据纠错的原理是：向原始的信息数据中添加冗余位，进行编码；对接收到的信息，利用冗余位能够找出接收信息中错误的位置，并进行纠正，从而恢复原始的信息数据，这个过程也称为解码。显然，纠错码的冗余位开销越多，纠错性能越好。在闪存产品中，数据的写入、读出均以页为单位进行操作，因此，纠错码的冗余位存放在闪存每页中的空闲存储区。随着新一代3b/cell NAND型闪存产品可靠性的严重下降，空闲存储区有限的冗余位使得BCH码的纠错能力遭受到了严重制约。

发明内容

本发明针对上述缺陷公开了一种应用于快闪存储器中的动态LDPC纠错码方法。该方法根据NAND型快闪存储器的页错误率动态改变LDPC码软信息的量化精度。该方法包括以下步骤：

1)NAND型快闪存储器使用LDPC码作为其纠错码，NAND型快闪存储器的页错误率为PER，当PER＜a1时，LDPC码的软信息的量化精度为1-bit；

2)当a1≤PER＜a2时，LDPC码的软信息的量化精度为2-bit；

3)当a2≤PER＜a3时，LDPC码的软信息的量化精度为3-bit；

4)当a3≤PER＜a4时，LDPC码的软信息的量化精度为4-bit；

5)当a4≤PER＜a5时，LDPC码的软信息的量化精度为5-bit；

6)当PER≥a5时，则将对应的页标记为失效页。

所述a1、a2、a3、a4和a5的取值范围如下：

1-0.9999^PS≤a1＜a2＜a3＜a4＜a5≤1-0.99^PS

PS的取值有如下几种：4096、8192和16384。

所述LDPC码的软信息为LLR，它通过以下公式计算：

LLR=lnp(x=0|y=y0)p(x=1|y=y0)]]>

上式中x为发送端发送的二进制码字，y为接收端获得的码字的浮点值。