[发明专利]一种BiCMOS工艺中寄生N-I-P型PIN器件结构及其制造方法

说明书

技术领域

本发明涉及半导体制造领域，特别是涉及一种BiCMOS工艺中寄生N-IP型PIN器件结构。本发明还涉及一种BiCMOS工艺中寄生N-IP型PIN器件结构的制造方法。

背景技术

常规的Bipolar(绝缘栅双极型晶体管)采用高掺杂的集电区埋层，以降低集电区电阻，采用高浓度高能量N型注入，连接集电区埋层，形成集电极引出端(collector pick-up)。集电区埋层上外延中低掺杂的集电区，在P型掺杂的外延形成基区，然后重N型掺杂多晶硅构成发射极，最终完成bipolar的制作。

发明内容

本发明要解决的技术问题是提供一种BICMOS工艺中的寄生N-I-P型PIN器件结构能实现低插入损耗和高隔离度。为此，本发明还提供了一种一种BICMOS工艺中的寄生N-I-P型PIN器件结构的制作方法。

为解决上述技术问题，本发明的寄生N-I-P型PIN器件结构，包括：P型衬底上形成有有源区、P型膺埋层和浅沟槽隔离，浅沟槽隔离形成于P型膺埋层的上方，P型膺埋层和浅沟槽隔离位于有源区两侧，P型膺埋层与有源区相连；N型重掺杂区形成于有源区上方，多晶硅层形成于钱沟槽隔离区上方与N型重掺杂区相邻；N型重掺杂区和P型膺埋层分别通过接触孔引出连接金属连线。

其中，所述有源区具有P型杂质。

本发明的寄生N-I-P型PIN器件结构的制造方法，包括：

(1)在P型衬底上制作浅沟槽隔离，在浅沟槽隔离底部注入形成P型膺埋层；

(2)淀积多晶硅层；

(3)注入形成N型重掺杂区；

(4)去除部分多晶硅层，将P型膺埋层和N型重掺杂区分别通过接触孔引出，在接触孔中填充钛或锡以及金属钨，连接金属连线。

进一步改进，在步骤(2)和(3)之间，增加步骤(A)注入轻掺杂P型杂质形成有源区，热退火。

进一步改进，实施步骤(1)时，注入硼或铟杂质，剂量为1e14cm^-2至1e16cm^-2，能量小于15keV。

进一步改进，实施步骤(4)时，注入磷或砷杂质，剂量为1e14cm^-2至1e16cm^-2，能量为2keV至100keV。

进一步改进，实施步骤(A)时，注入硼或铟杂质，剂量为1e12cm^-2至5e13cm^-2，能量为100keV至2000keV。

本发明的寄生N-I-P型PIN器件结构其P型区通过在浅沟槽隔离底部进行高剂量、低能量的P型杂质注入形成；其I型区在有源区进行P型轻掺杂注入或不进行杂质注入形成；其N型区在源区表面淀积多晶硅(及NPN管的发射极多晶硅)，进行重掺杂注入形成。控制所述有源区宽度，保证膺埋层的P型重掺杂可以往中间扩散并有效连接。

本发明的寄生N-I-P型PIN器件结构从TCAD(计算机辅助设计技术)模拟(如图3所示)，以SiGe HBT为例，基区外延掺杂的是锗和硼的寄生PIN的结果来看，在选取合适的PIN结构的(包括有源区宽度等)情况下，该PIN器件的能实现插入损耗在2dB以下，隔离度达到30dB以上.本发明的寄生N-I-P型PIN器件结构及其制作方法能实现低插入损耗和高隔离度。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是一种传统PIN器件结构的示意图。

图2是本发明PIN器件结构的示意图。

图3是本发明PIN器件结构与传统PIN器件结构正向电压-电流特性曲线图。

图4是本发明PIN器件结构制造方法的流程图。

图5是本发明PIN器件结构制造方法的示意图一，其显示步骤(1)所形成的器件结构。

图6是本发明PIN器件结构制造方法的示意图一，其显示步骤(2)所形成的器件结构。

图7是本发明PIN器件结构制造方法的示意图二，其显示步骤(3)所形成的器件结构。

图8是本发明PIN器件结构制造方法的示意图三，其显示步骤(4)所形成的器件结构。

具体实施方式