[发明专利]化学机械抛光后损伤的超低介电常数薄膜的修复方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，尤其涉及一种化学机械抛光后损伤的超低介电常数薄膜的修复方法，以减少化学机械抛光后对超低介电常数薄膜产生的损失。

背景技术

随着半导体集成电路工艺技术的不断进步，当半导体器件缩小至深亚微米的范围时，高性能的集成电路芯片需要尽可能低的连线电容(C)、电阻(R)、信号延迟(RC time delay)和信号串扰。为此，需要低阻值材料如铜金属线以及连线的层间及线间填充低介电常数(low k dielectric)的隔离材料来减少因寄生电阻与寄生电容引起的RC延迟时间，以提升器件性能。然而，金属导线材料为铜时，铜的蚀刻较为困难，因此，现有技术通过转变到大马士革结构，先形成低阻值材料介质层，然后在介质层中形成用来填入铜的沟槽来实现铜互联，以促使低阻值材料如铜或低介电常数材料在集成电路生产工艺中的应用。

现有比较通用的一种超低介电材料的化学机械抛光方法为例，可以参见图1A至图1D。

首先，参见图1A，在提供的基底层100上由下至上依次形成第一介电阻挡层102和第一介电层104，并在第一介电层104和第一介电阻挡层102中制作第一沟槽110。

其次，参见图1B，在第一沟槽110的侧壁和第一介电层104的表面上采用物理气相沉积(physical vapor deposition，PVD)工艺形成扩散阻挡层112后，进行金属填充，形成第一沟槽电镀铜114。

接着，参见图1C，对上述结构进行化学机械抛光(CMP)工艺，并停止在第一介电层104的表面上，使第一沟槽电镀铜114的表面平坦化，并使第一沟槽电镀铜114和第一介电层104的表面平齐。

继而，参见图1D，在第一介电层104和第一沟槽电镀铜114的表面上继续沉积第二介电阻挡层120，准备下一互连层的制备。

目前在45纳米以上技术，普遍采用的超低介电常数绝缘介质材料是掺碳的多孔氧化硅(carbon doped oxide)薄膜(K＜2.7)。通过超低介电常数材料的使用，可以在不降低布线密度的条件下，有效的降低寄生效应，减少了RC互连延迟时间，提高集成电路的速度。但是，伴随着介质材料介电常数不断降低的要求，介电材料的孔隙率和含碳量不断增加，而结构变得越来越疏松，在许多工艺过程中，如CMP工艺(图1C所示)之后，由于掺碳的氧化硅中存在着多孔，上述工艺会引入诸如水汽、研磨液等污染渗入到多孔中，形成一层水汽层(moisture)116，即在第一介电层104的表层之下形成一层水汽层116，从而改变介电常数；并且金属层表面也会被这些研磨液等氧化，在铜金属区域表面(即第一沟槽电镀铜114的表面上)形成氧化层118；与此同时，在介电材料和铜金属区域的表面上也会残留污染物。为此，如何有效地去除这些污染，避免低介电常数材料损伤导致的介电常数提高，以及如何改善金属层表面状态，提高与下层的结合力，消除这些污染对集成电路的速度性能、可靠性和产量产生的严重影响，提高电迁移和应力迁移性能，成为当今一个尤为重要的课题。

为了解决上述问题，在集成电路生产工艺中运用这些低阻值材料或低介电常数材料时，需要寻求解决办法消除来自于CMP等工艺过程后对低介电常数材料以及金属表面造成的损伤，但在实际的实施过程中仍然存在相当大的壁垒，亟待引进能有效改善上述缺陷的新方法，以解决低阻值材料如铜和/或低介电常数材料等在集成电路生产工艺使用时面临的最主要的问题。

发明内容

本发明所要解决的技术问题是提供一种化学机械抛光后损伤的超低介电常数薄膜的修复方法，以降低化学机械抛光后对超低介电常数薄膜的损伤。

为解决上述问题，本发明提出的一种化学机械抛光后损伤的超低介电常数薄膜的修复方法，包括如下步骤：

在基底层上由下至上依次沉积第一介电阻挡层和第一介电层，采用蚀刻工艺在第一介电阻挡层和第一介电层中形成第一沟槽；

在第一沟槽的侧壁和第一介电层的表面上形成扩散阻挡层后，进行金属填充形成第一沟槽电镀铜；

对上述结构进行化学机械抛光工艺，停止在第一介电层的表面上；

进行预热处理，去除上述结构中的水汽；

对上述结构的表面采用还原性气体组合进行原位等离子体工艺后，进行第二介电阻挡层的沉积。