[发明专利]一种SiGe BiCMOS工艺中的寄生PNP器件结构及其制造方法

说明书

技术领域

本发明涉及半导体制造领域，特别是涉及一种SiGe BiCMOS(硅锗双极集成电路)工艺中的寄生PNP器件结构。本发明还涉及一种SiGe BiCMOS工艺中的寄生PNP器件结构的制造方法。

背景技术

在射频应用中，需要越来越高的器件特征频率，RFCMOS(射频互补金属氧化层半导体场效晶体管)在先进的工艺技术中可实现较高频率，但还是难以完全满足射频要求，如很难实现40GHz以上的特征频率，而且先进工艺的研发成本也是非常高；化合物半导体可实现非常高的特征频率器件，但由于材料成本高、尺寸小的缺点，加上大多数化合物半导体有毒，限制了其应用。SiGe HBT(硅锗异质结双极晶体管)则是超高频器件的很好选择，首先其利用SiGe与Si的能带差别，提高发射区的载流子注入效率，增大器件的电流放大倍数；其次利用SiGe基区的高掺杂，降低基区电阻，提高特征频率；另外SiGe工艺基本与硅工艺相兼容，因此SiGe HBT已经成为超高频器件的主力军。

常规的SiGe HBT采用高掺杂的集电区埋层，以降低集电区电阻，另外采用深槽隔离降低集电区和衬底之间的寄生电容，改善HBT的频率特性。该器件工艺成熟可靠，但主要缺点有：1、集电区外延成本高；2深槽隔离工艺复杂，制造成本高。

发明内容

本发明要解决的技术问题是提供一种SiGe BiCMOS工艺中的寄生PNP器件结构能作为高速、高增益HBT电路中的输出器件，无需额外的工艺条件即能为HBT电路提供多一种器件选择。为此，本发明还提供了一种SiGeBiCMOS工艺中的寄生PNP器件结构的制造方法。

为解决上述技术问题本发明的寄生PNP器件结构，包括：

P型衬底上形成有集电区和浅沟槽隔离，所述浅沟槽隔离位于集电区的两侧；所述浅沟槽隔离底部形成有P型膺埋层和N型膺埋层，所述N型膺埋层与集电区相连；所述集电区和浅沟槽隔离上形成有发射区和介质层，所述介质层与发射区相邻且部分发射区位于介质层上方；隔离侧墙形成于所述介质层和发射区两侧；所述N型膺埋层和P型膺埋层通过深接触孔引出连接金属连线；所述发射区通过接触孔引出连接金属连线。

本发明寄生PNP器件结构的制造方法，包括：

(1)在P型衬底上制作浅沟槽隔离；

(2)在浅沟槽隔离底部注入N型离子和P型离子，形成N型膺埋层和P型膺埋层；

(3)用二氧化硅填充浅沟槽隔离，注入形成集电区；

(4)生长二氧化硅或氮化硅，淀积锗硅多晶；

(5)刻蚀去除步骤(4)中生长的二氧化硅或氮化硅以及锗硅多晶硅，进行第二次二氧化硅或氮化硅生长，刻蚀去除部分第二次生长的二氧化硅或氮化硅形成介质层；

(6)淀积多晶硅，刻蚀后进行P型离子注入形成发射区；

(7)生成隔离侧墙，将N型膺埋层、P型膺埋层通过深接触孔引出连接金属连线，将发射区通过接触孔引出连接金属连线。

实施步骤(2)时，注入N型离子和P型离子的剂量为1¹⁴cm^-2至1¹⁶cm^-2，能量小于15keV。

本发明的寄生PNP器件结构不具有高能量的N/P阱注入和集电区外延层，取而代之的是制作N型和P型赝埋层和掺杂集电区。本发明的寄生PNP器件结构能作为高速、高增益HBT电路中的输出器件，无需额外的工艺条件即能为HBT电路提供多一种器件选择。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是本发明寄生PNP器件结构的示意图。

图2是本发明寄生PNP器件结构制造方法的流程图。

图3是本发明制造方法的示意图一，显示步骤(1)、(2)生成的器件结构。

图4是本发明制造方法的示意图二，显示步骤(3)生成的器件结构。

图5是本发明制造方法的示意图三，显示步骤(4)生成的器件结构。

图6是本发明制造方法的示意图四，显示步骤(5)生成的器件结构。

图7是本发明制造方法的示意图五，显示步骤(6)中淀积多晶硅后的器件结构。

图8是本发明制造方法的示意图六，显示步骤(6)中P型离子注入方向。

附图标记说明

1是P型衬底    2是浅沟槽隔离

3是P型赝埋层  4是N型赝埋层

5是集电区     6是介质层

7是发射区     8是隔离侧墙