[发明专利]放大器感测

说明书

技术领域

本发明涉及放大器感测(sense)。

背景技术

通常，用于SRAM存储器单元的单端感测需要读位线的全摆幅。然而，对全摆幅进行显影，尤其是在将位线连接至大量存储器单元导致读位线具有大负载的情况下，需要花费时间。在感测之前等待将显影的全摆幅，导致读操作缓慢。

发明内容

为了解决上述问题，本发明提出了一种电路，包括：第一读位线，连接第一存储器阵列的多个第一存储器单元和第一参考单元；第一读位线具有第一读位线电压；第二读位线，连接第二存储器阵列的多个第二存储器单元和第二参考单元；第二读位线具有第二读位线电压；以及读出放大器，被配置为接收第一读位线作为第一输入端并且接收第二读位线作为第二输入端；其中，当读取多个第一存储器单元的存储器单元时：读取激活存储器单元；第一参考单元配置为截止；第二参考单元配置为导通；以及读出放大器配置为提供结果，结果基于第一读位线电压和第二读位线电压之间的电压差反应存储在存储器单元中的数据逻辑。

其中，在读出放大器配置为提供结果以前，将第一读位线和第二读位线配置为充电至高电压电平。

其中，第二参考单元为电流吸收电路，被配置为将第二读位线电压拉至低于充电的高电压电平的电压电平。

其中，第二参考单元包括：

下拉电路，包括：第一晶体管，具有第一漏极、第一源极、以及第一栅极；和第二晶体管，具有第二漏极、第二源极、以及第二栅极；第一漏极连接至第二读位线；第一源极连接至第二漏极；以及电流吸收电路，连接至第二源极并且被配置为吸收流过第二读位线、第一晶体管、以及第二晶体管的电流。

其中，存储器单元包括：存储器读电路，具有第一存储器晶体管，第一存储器晶体管具有第一存储器漏极、第一存储器源极、以及第一存储器栅极；以及第二存储器晶体管，具有第二存储器漏极、第二存储器源极、以及第二存储器栅极；第一存储器漏极连接至第一读位线；以及第一存储器源极连接至第二存储器漏极。

其中，电流吸收电路包括至少一个晶体管，连接至第二源极。

其中，电流吸收电路包括至少一个第一电流吸收电路，第一电流吸收电路包括：第三晶体管，具有第三漏极、第三源极、以及第三栅极；第四晶体管，具有第四漏极、第四源极、以及第四栅极；第五晶体管，具有第五漏极、第五源极、以及第五栅极；以及第六晶体管，具有第六漏极、第六源极、以及第六栅极；

其中，第三漏极、第四漏极、以及第二源极连接在一起，并且用作连接节点；第三源极和第五漏极连接在一起；以及第四源极和第六漏极连接在一起。

其中：至少一个第一电流吸收电路包括：多个第二电流吸收电路；多个第二电流吸收电路的每个第二电流吸收电路对应于存储器阵列的行；以及多个第二电流吸收电路的连接节点连接在一起。

其中，当读取多个第一存储器单元中的存储器单元时，存储器单元被配置为吸收存储器电流，并且第二参考单元被配置为吸收低于存储器电流的参考电流。

本发明还涉及一种方法，包括：将第一位线和第二位线充电至高电压值，其中，第一位线连接至多个第一存储器单元和读出放大器的第一输入端并且第二位线连接至多个第二存储器单元和读出放大器的第二输入端；从而第一位线和第二位线具有第一位线高电压值和第二位线高电压值；降低第一位线高电压值，产生低于第二位线高电压值的参考电压值；使用存储在电连接至第二位线的存储器单元中的数据，以使第二位线高电压值保持不变或者低于参考电压值；以及读出放大器提供输出，输出基于参考电压值和第二位线的电压值之间的电压差反应存储在存储器单元中的数据。

其中，使用数据包括：将存储在存储器单元中的数据传送至晶体管的栅极；数据通过保持晶体管为截止状态使第二位线高电压值保持不变；数据通过具有导通状态的晶体管来使第二位线高电压值低于参考电压值。

其中，降低第一位线高电压值包括：使用连接至第一位线的电流吸收电路。

其中，电流吸收电路包括：第一晶体管，具有第一漏极、第一源极、以及第一栅极；第二晶体管，具有第二漏极、第二源极、以及第二栅极；以及至少一个第三晶体管：

其中：第一漏极连接至第一位线；第一源极和第二漏极连接在一起；以及至少一个第三晶体管连接至第二源极。

其中，至少一个第三晶体管包括：第三晶体管，具有连接至第二源极的漏极，以及至少一个第四晶体管，与第三晶体管串联连接、或者并联连接、或者串联且并联连接。