[发明专利]存储器单元

说明书

技术领域

本发明涉及半导体设计及制造领域，更具体地说，本发明涉及一种存储器单元结构。

背景技术

存储器单元(例如闪存存储器单元)一般采用两个晶体管(2T)形式的存储器单元结构。图1示意性地示出根据现有技术的存储器单元的结构。如图1所示，根据现有技术的存储器单元包括：布置在p衬底P-Sub中的n阱NWELL中的第一源极S1、第二源极S2、共用漏极D，布置在第一源极S1和共用漏极D之间的选择栅极SG，布置在第二源极S2和共用漏极D之间的电荷存储区C以及控制栅极CG。其中，第一源极S1、共用漏极D、以及布置在第一源极S1和共用漏极D之间的选择栅极SG构成一个晶体管；另一方面，第二源极S2、共用漏极D以及布置在第二源极S2和共用漏极D之间的电荷存储区C以及控制栅极CG构成一个晶体管。

图2示意性地示出根据现有技术的存储器单元的编程操作的示意图。如图2所示，在编程状态下，第一源极S1连接选择线路SL，其上加6V电压；选择栅极SG加1.5V电压；控制栅极CG上加5.5V电压；第二源极S2连接位线BL，其上加0V电压，即接地。此时，如图中箭头所示，带电粒子在所述偏压的作用下产生热电子，并在垂直电场的作用下注入到电荷存储区C。

图3示意性地示出根据现有技术的存储器单元的擦除操作的示意图。如图3所示，在擦除状态下，n阱NWELL的电压为6V；控制栅极CG上加-6V电压；选择栅极SG加0V电压；第一源极S1加6V电压；第二源极S2悬空。此时，如图中箭头所示，带电粒子垂直电场的作用下从电荷存储区C回到硅片中。

图1至图3所示的根据现有技术的存储器单元结构由于具有两个源极而增大了器件的尺寸，无法有效地减小存储器的尺寸。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种可有效减少存储器单元尺寸的存储器单元。

解决本发明技术问题所采用的技术方案是：一种存储器单元，其包括：源极，漏极，以及布置在所述源极和所述漏极之间的栅极区域，其中所述栅极区域包括并排布置的电荷存储器以及选择栅极，并且所述栅极区域还包括布置上所述电荷存储器上的控制栅极。

优选地，在上述存储器单元中，所述源极连接至存储器的位线，所述漏极连接至存储器的选择线路，所述选择栅极连接至字线。

优选地，在上述存储器单元中，所述源极和所述漏极布置在p衬底的n阱中。

优选地，在上述存储器单元中，所述电荷存储器的材料为氮化硅或者NCS。

优选地，在上述存储器单元中，在编程操作中，所述n阱的电压为6V，所述源极上接0V电压，所述控制栅极上接5.5V电压，所述选择栅极上接1V电压，所述漏极上接6V电压，利用漏极热空穴碰撞离化产生的热电子注入到氮化硅或者纳米多晶硅(NCS)，实现器件的编程操作。

优选地，在上述存储器单元中，在擦除操作中，所述n阱的电压为6V，所述源极上接6V电压，所述控制栅极上接-6V电压，所述选择栅极上接0V电压，所述漏极上接6V电压。

优选地，在上述存储器单元中，在读取操作中，所述n阱的电压为2V，所述源极上接0V电压，所述控制栅极上接1.5V电压，所述选择栅极上接-1.5V电压，所述漏极上接2V电压。

优选地，所述存储器单元是分栅闪存单元。

根据本发明的存储器单元仅仅包括一个源极和一个漏极，而不是两个源极和一个漏极，从而有效地降低了存储器单元的尺寸。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出根据现有技术的存储器单元的结构。

图2示意性地示出根据现有技术的存储器单元的编程操作的示意图。

图3示意性地示出根据现有技术的存储器单元的擦除操作的示意图。

图4示意性地示出根据本发明实施例的存储器单元的结构。

图5示意性地示出根据本发明实施例的存储器单元的编程操作的示意图。

图6示意性地示出根据本发明实施例的存储器单元的擦除操作的示意图。

图7示意性地示出根据本发明实施例的存储器单元的读取操作的示意图。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式