[发明专利]半导体器件的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法。

背景技术

随着半导体产业进入高性能与多功能的集成电路新时代，集成电路内元件的密度会随之增加，而元件尺寸以及零件或元件之间的间距会随之缩小。在过去要达成上述目的，仅受限于光刻技术定义结构的能力，现有技术中，具有较小尺寸的元件的几何特征产生了新的限制因素。例如，当导电图案之间的距离缩小时，任意两相邻的导电图案所产生的电容(为用以隔开导电图案之间的距离的绝缘材料的介电常数K的函数)会增加。此增加的电容会导致导体间的电容耦合上升，从而增加电力消耗并提高电阻-电容(RC)时间常数。因此，半导体集成电路性能以及功能是否可以不断的改良取决于正在开发的具有低介电常数的材料。

由于具有最低介电常数的材料为空气(k＝1.0)，通常会形成空气间隙来进一步降低互连层内的有效K值。现有技术中的半导体器件的形成方法，包括：

请参考图1，提供半导体衬底100；形成覆盖所述半导体衬底100的刻蚀停止层101；形成覆盖所述刻蚀停止层101的层间介质层103；形成位于所述层间介质层103表面的图形化的光刻胶层105；

请参考图2，以所述图形化的光刻胶层105为掩膜，刻蚀所述层间介质层103和刻蚀停止层101，形成沟槽107；

请参考图3，去除所述图形化的光刻胶层，暴露出所述层间介质层103表面；在去除所述图形化的光刻胶层后，采用沉积工艺形成覆盖所述沟槽107侧壁的牺牲层109；

请参考图4，向所述沟槽内填充导电金属，形成金属线111；

请参考图5，去除所述牺牲层，形成空气间隙113。

然而，采用现有技术形成的半导体器件在半导体集成电路中的性能较差。

更多关于在半导体器件的形成方法请参考公开号为US20110018091的美国专利。

发明内容

本发明解决的问题是提供一种半导体集成电路性能较好的半导体器件的形成方法。

为解决上述问题，本发明提供了一种半导体器件的形成方法，包括：

提供半导体衬底；形成位于所述半导体衬底表面的层间介质层，所述层间介质层具有沟槽；

氧化所述沟槽侧壁的部分层间介质层，形成氧化层；

对靠近沟槽侧壁的部分厚度的所述氧化层进行氮化处理，形成位于所述沟槽侧壁的保护层、位于所述层间介质层和保护层之间的牺牲层；

待形成所述保护层后，填充所述沟槽形成与所述层间介质层表面齐平的导电线；

去除所述牺牲层，形成空气间隙。

可选地，所述氧化层的材料为SiO₂。

可选地，氧化所述沟槽侧壁的部分层间介质层采用的气体为O₂、O₃或CO₂。

可选地，氧化所述沟槽侧壁的部分层间介质层的温度条件为：大于等于150℃。

可选地，氧化所述沟槽侧壁的部分层间介质层采用的工艺为等离子体氧化工艺。

可选地，所述保护层的形成工艺为等离子体氮化工艺。

可选地，所述氮化处理采用的气体为NH₃、N₂、NO或NO₂中的一种。

可选地，所述保护层的材料为SiN。

可选地，所述保护层的宽度小于所述氧化层的宽度的1/2。

可选地，所述牺牲层的宽度大于相邻两沟槽之间最小距离的1/10，且小于相邻两沟槽之间最小距离的3/7。

可选地，去除所述牺牲层的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺采用的化学试剂包括氢氟酸。

可选地，所述沟槽通过单图形或双镶嵌图形的大马士革工艺形成。

可选地，所述层间介质层的材料为K值小于3.0的低K介质材料。

可选地，所述低K介质材料中包括C、Si、O和H元素。

可选地，还包括：形成横跨所述空气间隙，且覆盖所述层间介质层和保护层的绝缘层。

与现有技术相比，本发明的实施例具有以下优点：

本发明的实施例中，对靠近沟槽侧壁的部分厚度的所述氧化层进行氮化处理，形成位于所述沟槽侧壁的保护层、位于所述层间介质层和保护层之间的牺牲层。所述牺牲层用于后续形成空气间隙，而所述保护层则可以用于保护导电线在形成空气间隙的过程中不受损害，并且形成的空气间隙的质量好，更大程度上降低了互连层中的有效K值，减小了RC效应，提高了半导体集成电路性能。

附图说明