[发明专利]P型一次性可编程器件结构

说明书

技术领域

本发明涉及半导体技术，特别涉及一种P型一次性可编程(One TimeProgram，OTP)器件结构。

背景技术

现有P型OTP器件是由两个PMOS晶体管串联形成的一次性可编程器件，第一个PMOS晶体管作为选通晶体管，在N型阱中用P型扩散区形成该第一个PMOS晶体管的源极和漏极，所述第一个PMOS晶体管栅极作为整个器件的字线，所述第一个PMOS晶体管源极作为整个器件的源极；第二个PMOS晶体管作为所述OTP器件的存储单元，所述第二个PMOS晶体管栅极浮空，在N型阱中用P型扩散区形成所述第二个PMOS晶体管的源极和漏极，所述第二个PMOS晶体管的漏极作为整个器件的位线，所述第二个PMOS晶体管的源极与所述PMOS第一个晶体管的漏极共用一个P型扩散区。现有P型OTP器件与逻辑工艺完全兼容，不需要增加任何的额外的光罩，所以被广泛的使用。但是组成P型OTP器件的两个PMOS晶体管的源漏极与栅极的耦合电容较小，导致该器件的编程效率较低，即该器件在编程前后可区分的电流范围很小，如图1所示。

现有的P型OTP器件在读的状态下，通常在N型阱(衬底)上加比源端高的电压，以增加编程前后可区分的电流范围，图2所示为OTP单元衬底加1V偏置电压时的编程前后的导通电流随栅源电压的变化曲线。但是这个衬底电压如果过高会引起读取电流过低，读取电路无法区别编程后的OTP单元的电流；这个衬底电压如果过低，则编程前的OTP单元初始电流过大，也无法区分OTP单元的状态。所以通常要很复杂的外围读取电路来实现同时提供两个精确的电压给衬底和源端，这将会消耗大量的OTP外围电路的面积。虽然P型OTP器件的每个单元面积很小，但较多的外围电路将该类器件的应用限制在需要高密度容量的应用场合下。

发明内容

本发明要解决的技术问题是提供一种P型一次性可编程器件结构，能提高编程完之后整个器件的导通电流，并增加器件在编程前后可区分的电流范围。

为解决上述技术问题，本发明的P型一次性可编程器件结构，在硅片上形成有N型阱，在N型阱上从左到右依序形成有第一P型重掺杂区、第二P型重掺杂区、第三P型重掺杂区，第一P型重掺杂区同第二P型重掺杂区之间的N型阱上及第二P型重掺杂区同第三P型重掺杂区之间的N型阱上分别形成有栅氧，第一P型重掺杂区同第二P型重掺杂区之间的栅氧之上形成有存储管栅极多晶硅，第二P型重掺杂区同第三P型重掺杂区之间的栅氧之上形成有选通管栅极多晶硅，其特征在于，所述存储管栅极多晶硅上方形成有一导电层，所述导电层同所述存储管栅极多晶硅之间有介质层。

所述导电层可以是多晶硅层或金属层。

所述介质层可以为氧化物、氮氧化物或氮化物。

所述栅氧及其上的栅极多晶硅两侧有氧化物或氮氧化物侧墙。

第一P型重掺杂区、第二P型重掺杂区、第三P型重掺杂区同相邻的栅氧之间的N型阱中分别形成有P型轻掺杂区。

所述导电层可以通过通孔和金属同第二P型重掺杂区相短接后电位悬空，所述第三P型重掺杂区通过通孔和金属引出作为器件的源极，所述选通管栅极多晶硅通过通孔和金属引出作为器件的字线，所述第一P型重掺杂区通过通孔和金属引出作为器件的位线。

或者所述导电层可以通过通孔和金属同第一P型重掺杂区相短接，所述第三P型重掺杂区通过通孔和金属引出作为器件的源极，所述选通管栅极多晶硅通过通孔和金属引出作为器件的字线，所述第一P型重掺杂区通过通孔和金属引出作为器件的位线。

本发明的P型一次性可编程器件结构，在传统的由两个PMOS串联形成的P型一次性可编程器件结构基础上增加一个电容，第一个PMOS作为选通管101，第二个PMOS作为存储管102，在常规一次性可编程器件通孔工艺制作之前，通过一张光罩定义所述电容上极板，所述电容上极板为导电层(可以为多晶硅或为金属层)，所增加的电容的下极板为存储管102的栅极多晶硅，所述电容上极板通过通孔和金属与存贮管PMOS源极短接或者与存贮管漏极短接，通过上所述电容103来控制存储管102栅极电位，通过调节所述电容103大小来满足存贮管102在编程时达到最佳热电子注入条件，编程前的OTP单元初始电流小，读取时N型阱上不需要加任何额外的衬偏电压，从而使P型一次性可编程器件编程性能得到大幅提高，并能提高编程完之后整个器件的导通电流，增加了器件在编程前后可区分的电流范围。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明。

图1是现有的P型OTP器件不加衬偏电压时的编程前后电流示意图；