[发明专利]非易失性存储器件及其制造方法

说明书

相关申请的交叉引用

本发明要求2011年3月4日提交的申请号为10-2011-0019440的韩国专利申请的优先权，本文通过引用包括该申请的全部内容。

技术领域

本发明的示例性实施例涉及一种非易失性存储器件及其制造方法，更具体而言，涉及一种具有三维结构的非易失性存储器件及其制造方法，在所述非易失性存储器件中沿着从衬底垂直突出的沟道层叠多个存储器单元。

背景技术

非易失性存储器件是即使在电源被切断的情况下也能保留所储存的数据的存储器件。非易失性存储器件的一个实例是快闪存储器。

与此同时，随着具有二维结构的存储器件(其中存储器单元在硅衬底上形成为单层)的集成度的提高达到极限，一种提出的构造是具有三维结构的非易失性存储器件，其中沿着从硅衬底垂直突出的沟道层叠多个存储器单元。

下面将更详细地描述现有的具有三维结构的非易失性存储器件的构造。

在硅衬底之上顺序地层叠下选择晶体管、具有多层结构的存储器单元、以及上选择晶体管以形成具有三维结构的非易失性存储器件。下选择晶体管形成为具有与形成在硅衬底中的源区连接的柱形下沟道、设置在下沟道侧壁上的下选择栅电极、以及插入在下沟道与下选择栅之间的栅电介质层。具有多层结构的存储器单元形成为具有与下沟道连接的柱形单元沟道、设置在多层结构中的单元沟道侧壁上的单元栅电极、以及插入在单元栅电极与单元沟道之间的存储层。上选择晶体管形成为具有与单元沟道连接的柱形上沟道、设置在上沟道侧壁上的上选择栅电极、以及插入在上沟道与上选择栅之间的栅电介质层。

更具体而言，下沟道、单元沟道和上沟道彼此连接并垂直地突出于衬底。另外，下选择栅电极、单元栅电极和上选择栅电极沿着沟道以多层结构层叠，插入在电极之间的绝缘层使电极彼此隔离。

要利用上述方法来提高现有非易失存储器件的集成度，可以层叠大量的存储器单元。但是，在增加层叠的存储器单元的数量的过程中，使用现有制造工艺正在达到物理极限。

此外，根据现有技术，由于以顺序的方式独立地执行形成下选择晶体管的工艺、形成具有多层结构的存储器单元的工艺、以及形成上选择晶体管的工艺，因此制造工艺可能复杂化。

发明内容

本发明的示例性实施例针对一种非易失性存储器件及其制造方法，其可以提高非易失性存储器件的集成度，并且还可以实现工艺简化。

根据本发明的一个实施例，一种制造非易失性存储器件的方法包括以下步骤：在衬底之上形成沟道连接层和包围沟道连接层的隔离层；在沟道连接层和隔离层之上形成具有与栅电极层交替层叠的层间电介质层的层叠结构；以及形成贯穿层叠结构与沟道连接层连接的一对沟道以及插入在沟道与层叠结构之间的存储层。

根据本发明的另一实施例，一种非易失性存储器件包括：沟道连接层，所述沟道连接层设置在衬底之上；隔离层，所述隔离层设置在衬底之上以包围沟道连接层；层叠结构，所述层叠结构设置在沟道连接层和隔离层之上，具有与栅电极层交替层叠的层间电介质层；一对沟道，所述一对沟道贯穿层叠结构与沟道连接层连接；以及存储层，所述存储层插入在沟道与层叠结构之间。

附图说明

图1至图9是示出根据本发明一个实施例的非易失性存储器件及其制造方法的示意图。

具体实施方式

下面将参照附图更详细地描述本发明的示例性实施例。但是，本发明可以以不同的方式实施，并不应当解释成限定为本文所列的实施例。另外，提供这些实施例是为了使本说明书充分和完整，并向本领域技术人员充分传达本发明的范围。在本说明书中，相似的附图标记在本发明的不同附图和实施例中表示相似的部分。

附图并非按比例绘制，在某些情况下，为了清楚地示出实施例的特征，对比例做夸大处理。当提及第一层在第二层“上”或在衬底“上”时，其不仅表示第一层直接形成在第二层或衬底上的情况，还表示在第一层与第二层或衬底之间存在第三层的情况。

图1至图9是示出根据本发明一个实施例的非易失性存储器件及其制造方法的示意图。具体而言，图9是示出根据本发明实施例的非易失性存储器件的截面图，图1至图8是示出制造图9的非易失性存储器件的中间工艺的截面图。

参照图1，在衬底10上形成第一缓冲层11。

衬底10可以是半导体衬底，如硅衬底。但是，本发明不限于包括硅衬底。

第一缓冲层11将衬底10与沟道连接层(channel link layer)12隔离，并且第一缓冲层11可以由绝缘层、如氧化物层形成。