[发明专利]一种预防多晶硅层图形倒塌的方法

说明书

技术领域

本发明涉及半导体集成电路及其制造领域，尤其涉及一种预防多晶硅层图形倒塌的方法。

背景技术

随着半导体性能要求的不断提高，集成电路芯片的尺寸也越来越小，光刻工艺逐渐成为芯片制造中核心的工序。通常在一个完整的芯片制造工艺中，需要进行多次光刻工序，如在一个完整的45纳米工艺芯片制造工艺中，视性能要求的不同大约需要40至60次光刻工序；而随着器件尺寸的缩小，光刻的图形也相应不断缩小，光阻的厚度及光刻完成后的尺寸也越来越小；当芯片生产工艺从微米级到目前最先进的15纳米工艺时，光刻所使用的波长也在随着芯片工艺的进步不断缩小，已经从汞的I、G系线发展到紫外区域的193nm紫外线、极紫外线EUV、乃至电子束；即光刻已经成为一项精密加工技术。

图1是本发明背景技术中防反射层的厚度与其反射率曲线关系的示意图；其中，纵轴表示基体反射率（substrate reflectivity），横轴表示基体厚度（thickness process ），厚度单位为nm。图2是本发明背景技术中采用传统工艺产生多晶硅（poly）层图形倒塌的结构示意图。

半导体芯片制造中，使用光刻机（scanner）曝光来定义电路图形，曝光之前需要涂布光阻和防反射层（BARC），在曝光过程中，防反射层会吸收光的反射，减少光对图形的干涉；如图1所示，防反射层的不同厚度对应不同的反射率，且防反射层的反射率越低，对图形的定义越好。在曝光多晶硅（poly）层的图形时，如图2所示，在有源区（Active）11和浅沟槽隔离区（STI）12上淀积多晶硅层13后，涂布防反射层（BARC）14，由于多晶硅层13覆盖有不同的衬底，即有源区（Active）11和浅沟槽隔离区（STI）12，所以浅沟槽隔离区（STI）12上的防反射层（BARC）14厚度比有源区（Active）11上的防反射层（BARC）14厚度小，造成防反射层（BARC）14反射率增大，从而导致浅沟槽隔离区（STI）12上的图形15由于光学干涉而使其线条变细倒塌。

发明内容

本发明公开了一种预防多晶硅层图形倒塌的方法，其中，包括以下步骤：

步骤S1：在一包含有有源区和浅沟槽隔离区的衬底上淀积多晶硅层，该多晶硅层覆盖有源区和浅沟槽隔离区；

步骤S2：于多晶硅层上制备平坦化层。

上述的预防多晶硅层图形倒塌的方法，其中，还包括步骤S3：涂布防反射层覆盖平坦化层后，继续光刻工艺。

上述的预防多晶硅层图形倒塌的方法，其中，步骤S2中采用光阻涂布机喷涂形成平坦化层。

上述的预防多晶硅层图形倒塌的方法，其中，平坦化层的材质为具有较高平坦化的有机聚合物。

上述的预防多晶硅层图形倒塌的方法，其中，平坦化层的厚度至少为50nm。

上述的预防多晶硅层图形倒塌的方法，其中，平坦化层的上表面在同一水平面上。

综上所述，由于采用了上述技术方案，本发明提出一种预防多晶硅层图形倒塌的方法，通过在多晶硅层上设置平坦化层，使得有源区和浅沟槽隔离区上的防反射层厚度均匀，从而有效避免由于防反射层厚度不均造成的反射率变化，以致后续光刻定义图形的倒塌。

附图说明

图1是本发明背景技术中防反射层的厚度与其反射率曲线关系的示意图；

图2是本发明背景技术中采用传统工艺产生多晶硅（poly）层图形倒塌的结构示意图；

图3是本发明预防多晶硅层图形倒塌的方法的结构示意图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步的说明：

图3是本发明预防多晶硅层图形倒塌的方法的结构示意图。如图3所示，本发明一种预防多晶硅层图形倒塌的方法：

在55nm工艺中，首先，在包含有有源区21和浅沟槽隔离区22的基底2上淀积多晶硅层23， 其中，多晶硅层23覆盖有源区21和浅沟槽隔离区22；由于有源区21的厚度小于浅沟槽隔离区22的厚度，造成覆盖其上的多晶硅层23形成于浅沟槽隔离区22上形成一定的凸起。

然后，通过使用光阻涂布机喷涂材质为具有较高平坦化的有机聚合物，覆盖多晶硅层23形成厚度至少为50nm的平坦化层24，并使得平坦化层24的上表面在同一水平面上，以填平由于有源区21和浅沟槽隔离区22厚度不同造成的多晶硅层23的凸起。

最后，涂布防反射层25覆盖平坦处24，由于平坦处24的上表面为一水平面，所以防反射层25的厚度较为均匀，使得后续进行的光刻工艺定义的图形26符合工艺的要求，不至于坍塌。