[发明专利]半导体器件以及制造半导体器件的方法

说明书

交叉参考相关申请

通过引用将2010年10月22日提交的日本专利申请第2010-237309号包括说明书、附图和摘要的公开文本全部并入本申请中。

技术领域

本发明涉及半导体器件以及制造半导体器件的方法。更具体地说，本发明涉及可有效应用于含有MISFET的半导体器件的技术。

背景技术

当前，已经广泛进行了晶体管的小型化及其性能的提高。但是，就性能而言，只通过小型化来提高晶体管的性能存在使成本增加的问题。

在这样的情况下，已经不仅公开了通过小型化来提高晶体管的性能，而且公开了控制应力来提高晶体管性能的方法。

作为使用应力膜提高晶体管性能的方法之一，人们已研究了，例如，将SiGe应用于在Si衬底上形成的p沟道型MISFET的源极/漏极区来提高性能的技术。这样的技术公开在，例如，下面的专利文献1和2中。

并且，人们还研究了如下所谓DSL(双应力衬垫)的技术：在p沟道型MISFET上形成压缩应力膜，并且在n沟道型MISFET上形成拉伸应力膜，因此，将应力施加于两个MISFET的沟道来提高性能。

[专利文献1]

日本待审专利公开第2009-26795号

[专利文献2]

日本待审专利公开第2008-78347号

发明内容

本发明人已经对通过将SiGe应用于在Si衬底上形成的p沟道型MISFET(金属绝缘体半导体场效应晶体管)的源极/漏极区来提高晶体管性能的技术进行了研究。

但是，如下详述，在p沟道型MISFET的制造过程中，当使用晶面取向为(100)的衬底、并且在源极/漏极形成区中形成沟槽时，使(111)晶面在侧面暴露出来。这样的晶面与(100)晶面形成的角度相对较大。其结果是，即使使SiGe外延生长在沟槽的内部以形成源极/漏极区，施加于沟道的应力也减小了。

于是，为了更有效地对沟道施加应力，需要改进器件结构，以及研究实现器件配置的制造方法。

在这样的情况下，本发明的一个目的是提供能够改善半导体器件的特性的技术。

并且，本发明的另一个目的是提供能够改善半导体器件的特性的半导体器件的制造方法。

本发明的上述和其它目的以及新的特征可以从本说明书的描述以及附图中明显看出。

下面简述本申请中公开的发明中的代表性发明的总结。

在本申请中公开的发明当中，显示在代表性实施例中的半导体器件含有：(a)具有(110)晶面取向且包括第一半导体的衬底；以及(b)在所述衬底的第一区域中形成的p沟道型场效应晶体管。所述p沟道型场效应晶体管含有：(b1)经由栅极绝缘膜布置在所述第一区域上的栅电极；以及(b2)源极/漏极区，其在布置在所述衬底中的沟槽的内部布置在所述栅电极的相反两侧，并且包括晶格常数比所述第一半导体大的第二半导体。所述沟槽在位于栅电极侧的侧壁部分处具有：晶面取向为(100)的第一斜面；和与所述第一斜面相交的晶面取向为(100)的第二斜面。

在本申请中公开的发明当中，显示在代表性实施例中的半导体器件含有：(a)衬底，其含有晶面取向为(110)的第一区域和晶面取向为(100)的第二区域，并且包括第一半导体；(b)在所述衬底的所述第一区域中形成的p沟道型场效应晶体管；以及(c)在所述衬底的所述第二区域中形成的n沟道型场效应晶体管。(b)的所述p沟道型场效应晶体管含有：(b1)经由第一栅极绝缘膜布置在所述第一区域上的第一栅电极；以及(b2)第一源极/漏极区，其在布置在所述衬底中的沟槽的内部布置在所述第一栅电极的相反两侧，并且包括晶格常数比所述第一半导体大的第二半导体。(c)的所述n沟道型场效应晶体管含有：(c1)经由第二栅极绝缘膜布置在所述第二区域上的第二栅电极；以及(c2)第二源极/漏极区，其在所述衬底中布置在所述第二栅电极的相反两侧，并且包括第一半导体。所述沟槽在位于第一栅电极侧的侧壁部分处具有：晶面取向为(100)的第一斜面；和与所述第一斜面相交的晶面取向为(100)的第二斜面。