[发明专利]一种数据处理方法和系统

说明书

技术领域

本发明涉及无线通信技术领域，尤其涉及一种数据处理方法和系统。

背景技术

协处理器（Co-Processor）是处理器上用于进行数据运算、处理的外设单元，为进行特定的算法（比如FFT（Fast Fourier Transformation，快速傅里叶变换）、DFT（Discrete Fourier Transformation，离散傅里叶变换）、CRC（Cyclical Redundancy Check，循环冗余码校验）、Turbo、Viterbi（维特比）等）处理进行了优化，可以高效率实现硬件编解码，从而释放CPU（Central Processing Unit，中央处理器）的处理压力，让CPU有更多的处理时间来进行其他工作。

SRIO（Serial Rapid I/O）是近年来发展迅速的一种新型的高速数据互联总线，被广泛使用于通信基础设施的芯片间、板间高速互联。由于协处理器对特定算法的处理效率很高，因此需要充分保证它可以及时获得待处理数据，凸显了提高其数据吞吐量的重要性，使用SRIO传输协议进行高速数据传输是一种应用广泛、有效的方案。目前主流通信基带处理DSP（Digital Signal Processing，数字信号处理）普遍采用多核架构设计，因此本文以多核DSP为例进行描述。在下文中DSP Core是指DSP多个核中的某一个，多核DSP中协处理器与DSP Core的关系如图1所示。

在LTE（Long Term Evolution，长期演进）基站的一种参考设计中，FPGA（Field－Programmable Gate Array，现场可编程门阵列）接收来自IR（Interface between the RRU and the BBU，射频板与基带板间接口）接口的时域数据经过预处理（7.5KHz频偏和去循环前缀）后，需要通过SRIO协议传输到DSP处理器，之后DSP处理器需要作FFT变换进行解调，为了提高处理速度，该处可以不使用DSP Core（核）进行FFT算法处理，而只是利用DSP Core将数据、参数配置给协处理器，让具有硬件译码功能的协处理器来进行FFT变换。

LTE协议TDD（Time Division Duplexing，时分双工）帧结构中规定，每个无线帧（Radio Frame）长度为10ms，包含10个子帧（Subframe）；每个子帧长度为1ms，包含14个符号（Symbol），LTE TDD帧结构如图2所示。算法处理需要以符号为单位进行。

协处理器的配置包括两部分，与初始化相关的配置需要在初始化阶段、第一次启动协处理器之前完成，一般仅需要配置一次，以后就不需要更改了；与每次算法相关的操作需要每一次启动协处理器译码之前进行配置。如图3所示，现有技术的译码处理流程如下：

（1）在每个子帧开始后，FPGA将时域数据经过预处理后，以符号为单位通过SRIO协议SWRITE方式，将每个符号时域数据传送给DSP。

（2）在传输完毕后，会发送一个Doorbell告知DSP该符号数据已经发送完成。

（3）DSP接收到该Doorbell后，运行在DSP Core上面的驱动代码模块会配置协处理器的相关寄存器。最后使能启动寄存器，这样就启动了针对刚接收到的符号数据的译码。

（4）协处理器译码结束后，通过中断方式告知DSP Core该次译码已经完成，DSP Core就可以根据译码完成的数据进行算法处理了。

（5）如此继续，FPGA继续通过SRIO传送符号数据，直至第14个符号传输完毕。

（6）进入下一个上行子帧，依然执行如上操作。

针对LTE TDD帧结构特点，协处理器会在译码完成第4个符号、7个符号、11个符号和14个符号后，产生译码完成中断，运行于DSP的应用程序会在中断发生后针对已经译码完成的数据进行算法处理。如图3所示，4-3-4-3配置就是指协处理器会在第4个符号数据译码完成后产生中断，通知DSP Core，DSP Core就可以对译码后的数据进行算法处理；继续译码3个符号的数据，在第7个符号译码结束后产生中断，通知DSP Core数据可以处理；再继续译码4个符号的数据，在第11个符号译码完成后产生中断，通知DSP Core数据译码完成；再继续译码3个符号的数据，在该子帧的最后一个符号——第14个符号，译码完成后，产生中断通知DSP Core数据译码完成。