[发明专利]半导体装置以及制造半导体装置的方法

说明书

技术领域

本发明涉及半导体装置，且特别涉及制造半导体装置的方法，该半导体装置包括形成在同一半导体基板上的CMD(电荷调制器件)和MOSFET。

背景技术

采用CMD(电荷调制器件)作为像素的固态成像装置是已知的。在一些用于CMD的装置结构中，例如，源极和漏极形成为使电流将在源极和漏极之间平行于半导体层的表面流动。一些推荐的装置具有这样的构造，在该构造中，如上所述栅极电极形成在源极和漏极之间的半导体层的表面上，绝缘膜插设在半导体层和栅极电极之间(例如，见JP-A-2009-152234(专利文件1)中的图2)。

在固态成像装置的情况下，如果像素区域(具有设置在其中的像素)和逻辑区域(具有用于驱动形成在其中的像素的电路)形成在一个半导体基板上，则对于装置的小型化是有利的。

发明内容

如下所述的问题可能发生在包括形成在一个半导体基板上的像素区域和逻辑区域的固态成像装置中，像素区域具有排布在其中的CMD构成的像素。

MOSFET(金属氧化物半导体场效应晶体管)用作设置在逻辑区域中的晶体管装置。MOSFET优选提供有尽可能高的导通/截止转换性能。为此目的，这样的MOSFET的导通电流例如可通过增加MOSFET的沟道和栅极之间的沟道-栅极电容而增加。导通电流可通过形成小厚度的氧化硅膜的栅极绝缘膜而增加。

这样的装置的CMD优选形成为使得由于光电转换而产生的载流子(电子或空穴)将引起源极电压以最大可能的效率改变。为此目的，沟道和栅极之间的沟道-栅极电容可保持得小于传感器部分和沟道之间的传感器-沟道电容。就是说，需要保持传感器-沟道电容尽可能大，并且保持沟道-栅极电容尽可能小。通过形成大厚度的栅极绝缘膜可将沟道-栅极电容保持得小，这与MOSFET中采取的步骤相反。

如上所述，设置在逻辑区域中的MOSFET和设置在像素区域中的CMD面临它们各自栅极绝缘膜厚度与装置所需性能之间的平衡(trade-off)。因此，当像素区域和逻辑区域要形成在同一半导体基板上时，需要以分离的制造步骤形成像素区域中的栅极绝缘膜和逻辑区域中的栅极绝缘膜。在此情况下，由于例如需要以不同制造步骤形成用于的逻辑区域和像素区域的图案化掩模，装置的制造步骤的数目增加，这导致生产成本的增加以及周转时间(turn around time，TAT)的增加。

在此情形下，希望满足两方面的需求，即在一个半导体基板上形成MOSFET和CMD的需求和采用高效的制造步骤提供高性能的MOSFET和CMD的需求。

本发明的实施例涉及半导体装置，其包括：MOS型场效应晶体管，形成在半导体基板上并且具有设定为预定杂质浓度的第一栅极电极；以及电荷调制器件，形成在该半导体基板上并且具有设定为预定杂质浓度的第二栅极电极，第二栅极电极的杂质浓度低于第一栅极电极的杂质浓度。因此，电荷调制器件的第二栅极电极的电阻设定为高于MOS型场效应晶体管的第一栅极电极的电阻。

在根据本发明实施例的半导体装置中，第一栅极电极的杂质浓度可设定为使得第一栅极电极与(形成在第一栅极电极与半导体基板之间的)第一栅极绝缘膜之间的界面处产生的第一耗尽层的电容不超过预定值，并且第二栅极电极的杂质浓度可设定为使得第二栅极电极与(形成在第二栅极电极与半导体基板之间的)第二栅极绝缘膜之间的界面处产生的第二耗尽层的电容超过第一耗尽层的电容。因此，MOS型场效应晶体管的沟道-栅极电容设定为大值，并且电荷调制器件的沟道-栅极电容设定为小值。

在根据本发明实施例的半导体装置中，半导体基板可具有像素区域和电路区域，像素区域具有设置在其中的像素，电路区域包括驱动像素的驱动电路。电荷调制器件可形成为像素。MOS型场效应晶体管可形成在电路区域中。因此，第一栅极电极和第二栅极电极的杂质浓度在掺杂步骤中设定，掺杂步骤分别用于在与像素区域和电路区域相关联而定义的区域中设定不同的杂质浓度。

在根据本发明实施例的半导体装置中，第一栅极电极掺杂的杂质可与第二栅极电极掺杂的杂质为相同的物质。因此，用于设定杂质浓度的掺杂步骤的部分执行为共同的工艺。

在根据本发明实施例的半导体装置中，第一栅极电极和第二栅极电极可由相同的电极材料层形成。因此，第一栅极电极和第二栅极电极通过在同一制造步骤中加工电极材料层而同时形成。