[发明专利]半导体元件封装结构与其制造方法

权利要求书

1.一种半导体元件封装结构，包含：

芯片，其具有一有源表面；

封装胶体，部分包覆该芯片且具有一上表面；

重布线路层，包括至少一导电层与至少一介电层，其中该重布线路层部分形成于该有源表面与部分形成于该封装胶体的一下表面；

多个导电柱位于该封装胶体内并电连接至该重布线路层；

多个凹陷，位于该封装胶体的该上表面，其中该些凹陷的位置对应于该些导电柱的位置；以及

多个内连线图案，电连接至该些导电柱，而该些内连线图案中的至少一个延伸至该些凹陷中的至少一个。

2.如权利要求1所述的半导体元件封装结构，还包括种层，位于该封装胶体与该些内连线图案之间。

3.如权利要求1所述的半导体元件封装结构，其中该些凹陷为锥状。

4.如权利要求3所述的半导体元件封装结构，其中该些凹陷在远离该些导电柱的位置的直径大于邻近该些导电柱的位置的直径。

5.如权利要求1所述的半导体元件封装结构，其中该封装胶体叠盖住该些导电柱的上表面的边缘。

6.如权利要求1所述的半导体元件封装结构，其中该重布线路层包括导电层，介于一上介电层与一下介电层之间。

7.如权利要求1所述的半导体元件封装结构，其中该半导体元件封装结构为第一半导体元件封装结构，还包括第二半导体元件封装结构，堆叠于该第一半导体元件封装结构上。

8.一种半导体元件封装结构，包含：

芯片，其具有有源表面；

封装胶体，部分包覆该芯片且具有上表面；

重布线路层，包括至少一导电层与至少一介电层，其中该重布线路层部分形成于该有源表面与部分形成于该封装胶体的一下表面；

多个导电柱位于该封装胶体内并电连接至该重布线路层；以及

多个凹陷，位于该封装胶体的该上表面，其中该些凹陷的位置对应于该些导电柱的位置，且暴露出至少该些导电柱的上表面的至少一部分，

其中该封装胶体叠盖住该些导电柱的上表面的边缘。

9.如权利要求8所述的半导体元件封装结构，还包括多个内连线图案位于该封装胶体与该些导电柱上，该些内连线图案至少部分填入该封装胶体的该些凹陷。

10.如权利要求9所述的半导体元件封装结构，还包括种层，位于该封装胶体与该些内连线图案之间。

11.如权利要求8所述的半导体元件封装结构，其中该些凹陷为锥状。

12.如权利要求11所述的半导体元件封装结构，其中该些凹陷在远离该些导电柱的位置的直径大于邻近该些导电柱的位置的直径。

13.如权利要求8所述的半导体元件封装结构，其中该重布线路层包括导电层，介于一上介电层与一下介电层之间。

14.如权利要求8所述的半导体元件封装结构，其中该半导体元件封装结构为第一半导体元件封装结构，还包括第二半导体元件封装结构堆叠于该第一半导体元件封装结构上。

15.一种半导体元件封装结构制造方法，包含：

形成多个导电柱位于一牺牲层上；

安置至少一芯片于该牺牲层上；

形成一封装胶体于该牺牲层上，包覆该至少芯片并至少部分包覆该些导电柱；

形成多个凹陷于该封装胶体中邻近该些导电柱的上表面；

形成多个内连线图案于该封装胶体与该些导电柱上，该些内连线图案至少部分填入该封装胶体内的该些凹陷；

移除该牺牲层；以及

形成一重布线路层于该芯片、该些导电柱与该封装胶体上，该重布线路层包括至少一导电层与至少一介电层。

16.如权利要求15所述的半导体元件封装结构制造方法，其中形成该些凹陷的步骤还包括进行一激光钻孔制作工艺。

17.如权利要求15所述的半导体元件封装结构制造方法，还包括形成一种层于该封装胶体之上并至少部分填入于该些凹陷。

18.如权利要求15所述的半导体元件封装结构制造方法，其中该些凹陷为锥状。

19.如权利要求18所述的半导体元件封装结构制造方法，其中该些凹陷在远离该些导电柱的位置的直径大于邻近该些导电柱的位置的直径。

20.如权利要求15所述的半导体元件封装结构制造方法，其中该重布线路层包括导电层，夹于一上介电层与一下介电层之间。