[发明专利]半导体集成电路和包括半导体集成电路的半导体系统

说明书

相关申请的交叉引用

本申请要求2011年3月30日提交的韩国专利申请No.10-2011-0028780的优先权，其全部内容通过引用合并在本文中。

技术领域

本发明的示例性实施例涉及一种半导体设计，更具体而言，涉及一种半导体集成电路和包括此半导体集成电路的半导体系统。

背景技术

在此说明书中，以半导体存储器件为例描述本发明的技术。

通常，诸如动态随机存取存储器(DRAM)的半导体存储器件是通过层叠并封装多个半导体芯片或裸片而制造出来的，以便以相同的面积较以往获得更大的容量。这里，层叠并封装一个半导体芯片的半导体存储器件被称作单裸片封装(SDP)，而层叠并封装两个半导体芯片的半导体存储器件被称作双裸片封装(DDP)。层叠并封装四个半导体芯片的半导体存储器件被称作四裸片封装(QDP)。

同时，基于从外部控制器向每个半导体芯片施加的芯片选择信号来控制是否驱动被层叠并封装的半导体芯片。

图1A示出根据现有技术的包括单裸片封装的半导体系统，且图1B示出根据现有技术的包括双裸片封装的半导体系统。图1C示出根据现有技术的包括四裸片封装的半导体系统。

参见图1A，半导体系统10包括第一外部控制器11以及第一至第四单裸片封装13、15、17和19。第一外部控制器11产生第一至第四芯片选择信号CS0#、CS1#、CS2#和CS3#。同时，每个都具有半导体芯片(未示出)的第一至第四单裸片封装13、15、17和19分别响应于第一至第四芯片选择信号CS0#、CS1#、CS2#和CS3#而被驱动。

这里，第一外部控制器11通过分别经由第一至第四通道CS_CH#0、CS_CH#1、CS_CH#2和CS_CH#3独立地施加第一至第四芯片选择信号CS0#、CS1#、CS2#和CS3#来独立地控制第一至第四单裸片封装13、15、17和19中所包括的半导体芯片中的哪个被驱动。典型地，第一至第四芯片选择信号CS0#、CS1#、CS2#和CS3#是低电平激活信号。

第一至第四单裸片封装13、15、17和19每个都包括用于分别接收第一至第四芯片选择信号CS0#、CS1#、CS2#和CS3#的一个焊盘CS_PIN0。由于第一至第四单裸片封装13、15、17和19处于第一外部控制器11的控制下，因此第一至第四单裸片封装13、15、17和19将各种信号传送至第一外部控制器11/从第一外部控制器11接收各种信号。例如，第一至第四单裸片封装13、15、17和19中的每个所包括的半导体芯片根据相应的芯片选择信号CS0#、CS1#、CS2#或CS3#而被驱动，并响应于从第一外部控制器11传送来的命令和地址(未示出)来执行用于储存从第一外部控制器11施加来的数据(未示出)的写入操作，或执行用于将储存的数据(未示出)提供给第一外部控制器11的读取操作。

参见图1B，半导体系统20包括第二外部控制器21、第一双裸片封装23和第二四裸片封装25。第二外部控制器21产生第一至第四芯片选择信号CS0#、CS1#、CS2#和CS3#。第一双裸片封装23响应于第一和第二芯片选择信号CS0#和CS1#而独立地驱动其中所包括的两个半导体芯片(未示出)。同样，第二双裸片封装25响应于第三和第四芯片选择信号CS2#和CS3#而独立地驱动其中所包括的两个半导体芯片(未示出)。

这里，正如图1A所示的第一外部控制器11一样，第二外部控制器21通过经由第一至第四通道CS_CH#0、CS_CH#1、CS_CH#2和CS_CH#3独立地施加第一至第四芯片选择信号CS0#、CS1#、CS2#和CS3#来独立地控制是否驱动第一和第二双裸片封装23和25中的每个所包括的两个半导体芯片。

而且，第一和第二双裸片封装23和25每个都包括用于分别接收两个芯片选择信号CS0#和CS1#、或CS2#和CS3#的两个焊盘CS_PIN0和CS_PIN1。同时，由于第一和第二双裸片封装23和25处于第二外部控制器21的控制下，因此第一和第二双裸片封装23和25将各种信号传送到第二外部控制器21/从第二外部控制器21接收各种信号。例如，第一双裸片封装23和第二双裸片封装25中每个所包括的两个半导体芯片基于第一至第四芯片选择信号CS0#、CS1#、CS2#和CS3#中的相应芯片选择信号而被驱动，并且半导体芯片响应于从第二外部控制器21传送来的命令和地址(未示出)来执行用于储存从第二外部控制器21施加来的数据(未示出)的写入操作，或执行用于将储存的数据(未示出)提供给第二外部控制器21的读取操作。