[发明专利]一种提高浮体动态随机存储单元写入速度的方法及结构

说明书

技术领域

本发明涉及一种半导体制备技术，尤其涉及一种形成非对称侧墙的刻蚀工艺方法，该方法用于提高浮体效应存储单元的写入速度。

背景技术

嵌入式动态存储技术的发展已经使得大容量DRAM在目前的系统级芯片（SOC）中非常普遍。大容量嵌入式动态存储器（eDRAM）给SoC带来了诸如改善带宽和降低功耗等只能通过采用嵌入技术来实现的各种好处。传统嵌入式动态存储器（eDRAM）的每个存储单元除了晶体管之外，还需要一个深沟槽电容器结构，电容器的深沟槽使得存储单元的高度比其宽度大很多，造成制造工艺困难。其制作工艺与CMOS超大规模集成电路工艺非常不兼容，限制了它在嵌入式系统芯片（SOC）中的应用。

浮体效应存储单元（Floating Body Cell，即FBC）是一种有希望替代eDRAM的动态存储器。FBC是利用浮体效应（Floating Body Effect，即FBE）的动态随机存储器单元，其原理是利用绝缘体上硅（Silicon on Insulator，即SOI）器件中氧埋层（BOX）的隔离作用所带来的浮体效应，将被隔离的浮体（Floating Body）作为存储节点，实现写“1”和写“0”。由于浮体效应存储单元去掉了传统DRAM中的电容器，使得其工艺流程完全与CMOS工艺兼容，同时可以构成密度更高的存储器，因此有希望替代现有的传统eDRAM应用于嵌入式系统芯片中。

浮体效应存储单元在写“1”时，载流子一边在衬底积聚，一边会从源端慢慢的泄漏。写“1”的速度由衬底电流的大小和积聚的载流子从源端泄漏的速度共同决定的。提高浮体效应存储单元的衬底电流，就可以提高浮体效应存储单元的写入速度。此外，减少衬底积聚的载流子从源端泄漏，也可以达到提高浮体效应存储单元写入速度的目的。

发明内容

针对上述存在的问题，本发明的目的是提供一种提高浮体效应存储单元的写入速度的方法。

本发明的目的是通过下述技术方案实现的：

一种提高浮体动态随机存储单元写入速度的方法，在一衬底上制作半导体器件，包括以下步骤：

在所述衬底上制备栅极、浅沟隔离槽；进行轻掺杂漏极注入，在栅极两侧形成轻掺杂源漏区域；

沉积一层薄膜，形成一层侧墙薄膜层；

其中，还包括以下步骤：

以一定的倾斜于漏区的角度α，向所述侧墙薄膜层中注入离子，形成具有一定掺杂浓度的侧墙薄膜层；

刻蚀所述侧墙，刻蚀停止在所述栅极结构的顶部和所述衬底上，刻蚀后，靠近源端的所述侧墙宽度大于靠近漏端的所述侧墙的宽度；

对所述半导体器件进行掺杂工艺并进行退火工艺，在所述衬底中形成源极、漏极以及沟道；

    上述的一种提高浮体动态随机 存储单元写入速度的方法，其中，所述衬底还包括一底层、隔离层，分布于所述衬底和所述浅沟隔离槽的下方。

上述的一种提高浮体动态随机存储单元写入速度的方法，其中，所述隔离层为一氧埋层。

上述的一种提高浮体动态随机存储单元写入速度的方法，其中，所述底层为硅底层。

上述的一种提高浮体动态随机存储单元写入速度的方法，其中，所述倾斜于漏区的角度α值为0°-90°。

上述的一种提高浮体动态随机存储单元写入速度的方法，其中，在向所述侧墙的薄膜层中注入的离子步骤中，所述注入的离子为锗、氙或其他中性元素。

上述的一种提高浮体动态随机存储单元写入速度的方法，其中，对所述漏区以及源区进行掺杂进行离子注入重掺杂。

上述的一种提高浮体动态随机存储单元写入速度的方法，其中，在所述衬底与所述栅极之间设置一层薄氧化层。

   一种提高浮体动态随机存储单元写入速度的结构，包括一衬底，其特征在于，包括栅极，浅沟隔离槽；在所述栅极侧壁上覆盖一层侧墙，所述侧墙包括源端侧墙和漏端侧墙，并且所述源端侧墙宽度大于所述漏端侧墙的宽度；在所述衬底中形成源极、漏极以及沟道，所述漏极的掺杂离子比所述源极的掺杂离子更靠近沟道。

与已有技术相比，本发明的有益效果在于：